半导体存储器装置的位线电压供应电路及其电压供应方法制造方法及图纸

提供了一种位线电压供应电路，用于减小从位线流到存储器元件的泄漏电流，而基本上不恶化半导体存储器装置的性能。位线电压开关响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电压低于第一电源电压的第二电源电压施加到该位线对。位线电压控制器控制第一和第二开关控制信号，使得在待机模式期间将第二电源电压供应到位线对，并且当在预定的时间段内，半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到该位线对。

【技术实现步骤摘要】

本专利技术涉及用于位线的电压供应，特别涉及一种半导体存储器装置中的位线电压供应电路及其电压供应方法。
技术介绍
为了在诸如个人计算机或电子通信设备的电子系统中实现更高的性能，以更高的响应速度且以更高的集成度来集成诸如静态随机存取存储器(SRAM)的易失性半导体存储器装置。由于安装在由电池供电的系统如手持电话或笔记本计算机中的半导体存储器装置受益于低功耗特性，因此半导体装置制造商正在减小工作电流和待机电流，以提供面向移动的低功率解决方案。图1是传统的静态随机存取存储器的存储器元件的电路图。参照图1，静态随机存取存储器(SRAM)的存储器元件典型地由六个CMOS晶体管组成，包括第一和第二负载晶体管P1和P2、第一和第二驱动晶体管N1和N2、以及第一和第二存取(选通(pass))晶体管N3和N4。根据朝着半导体存储器装置的更高集成度的趋势，当SRAM的元件密度进一步增大至光刻工艺的分辨率极限时，这六个CMOS晶体管可以位于不同的层上。一个存储器元件MC用作能够存储一位数据(0或1)的单个存储器单元。电源电压Vdd被施加到第一和第二负载晶体管P1和P2的源极端子。第一和第二选通晶体管N3和N4的漏极(或源极)端子分别连接到由位线BL和互补位线BLb组成的位线对。图2是示出传统的具有多个如图1所示的存储器元件的静态随机存取存储器的核心元件阵列的电路图。如图2所示，多个存储器元件MC1到MCn以及预充电和均衡部件100连接到位线对BL和BLb。第一、第二、第三和第四列选通门(column pass gate)MP1、MP2、MN1和MN2与位线对BL和BLb耦接，以连接位线对BL和BLb与读和写部件数据线对RSDL、RSDLb、WSDL和WSDLb。更具体地说，典型地由pMOS晶体管组成的第一和第二列选通门MP1和MP2响应于互补列选择信号Yb而分别将元件数据从位线对BL和BLb传输到读部件数据线对RSDL和RSDLb。典型地由nMOS晶体管组成的第三和第四列选通门MN1和MN2响应于列选择信号Y而分别将从写驱动器提供的写数据传输到位线对BL和BLb，其中写驱动器连接到写部件数据线对WSDL和WSDLb。由于被施加到预充电和均衡部件100的预充电和均衡控制信号YEQ在待机模式期间变为逻辑低，因此通过典型地是pMOS晶体管的第一到第三预充电晶体管PP1到PP3的激活，将位线对BL和BLb预充电至电源电压Vdd。从而，在待机模式期间发生流过存储器元件MC的第一和第二选通晶体管N3和N4的泄漏电流。也就是，当半导体存储器装置在待机模式中运行时，位线对BL和BLb被预充电至电源电压Vdd，并且泄漏电流通过两条路径A1和A2，从位线对BL和BLb流进第一和第二选通晶体管N3和N4到地。这样，通过第一和第二选通晶体管N3和N4，在位线对BL和BLb与地之间形成泄漏电流的两条路径A1和A2。此外，第一和第二负载晶体管P1和P2的源极-漏极沟道提供了泄漏电流的另外路径。由于电源电压Vdd被施加到第一和第二负载晶体管P1和P2的源极端子以维持数据存储，因此存储器元件功率泄漏电流也流过第一和第二负载晶体管P1和P2。减小流过第一和第二负载晶体管P1和P2的泄漏电流的传统方法包括在待机模式期间施加低于电源电压Vdd的电平的电压作为存储器元件功率电压，并且在工作模式期间施加电源电压Vdd作为存储器元件功率电压。然而，用于减小泄漏电流的传统方法仅仅减小流过存储器元件MC的第一和第二负载晶体管P1和P2的待机电流。然而，传统方法没有减小通过第一和第二选通晶体管N3和N4从位线对BL和BLb流到地的泄漏电流。结果，通过传统方法来减小待机模式中的待机电流存在限制。从而，期望一种能够减小从位线流到存储器元件的泄漏电流而不恶化诸如在由电池供电的系统中采用的半导体存储器装置的性能的电路。
技术实现思路
本专利技术提供了一种半导体存储器装置，其减小了待机模式中的电流消耗，而基本上不恶化装置性能。本专利技术的实施例提供了一种半导体存储器装置中的位线电压供应电路及其电压供应方法，其减小了在待机模式期间流过存取晶体管的泄漏电流。本专利技术的另一个实施例提供了一种根据待机模式和工作模式控制以最优电平施加到具有CMOS存储器元件的静态随机存取存储器中的位线的预充电电压的设备和方法。本专利技术的另一个实施例提供了一种半导体存储器装置中的位线电压供应电路及其电压供应方法，其减小了流过存储器元件的存取晶体管的泄漏电流，并且减少在半导体存储器装置变至工作模式时关于工作电压的唤醒时间。本专利技术的另一个实施例提供了一种用于向位线供应电压的方法，其在存储器元件块未被选择时保持待机模式的情况下，施加待机电压作为位线的预充电电压，由此可以减小待机电流而不恶化装置的工作特性。本专利技术的另一个实施例提供了一种设备和方法，其允许在半导体存储器装置从待机模式变至工作模式时，将位线的预充电电压返回到稳定的工作电压电平而不恶化工作特性。根据示例性实施例，本专利技术提供了一种半导体存储器装置中的位线电压供应电路，其包括位线电压开关，用于响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电平低于第一电源电压的电平的第二电源电压施加到该位线对；以及位线电压控制器，用于控制第一和第二开关控制信号，使得在待机模式中将第二电源电压供应到该位线对，并且当在预定的时间段内半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到该位线对。根据本专利技术的另一实施例，提供了一种半导体存储器装置中的位线电压供应电路，其包括位线预充电部件，连接到位线对，并且响应于预充电中断控制信号而在待机模式期间不工作；数据线电压开关，连接到数据线对，用于响应于第一开关控制信号而通过列选通门将第一电源电压施加到位线对，并且响应于第二开关控制信号而通过列选通门将其电平低于第一电源电压电平的第二电源电压施加到位线对；以及数据线电压控制器，用于控制预充电中断控制信号以及第一和第二开关控制信号，使得能够在待机模式中将第二电源电压供应到位线对，并且当在预定时间段内半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到位线对。位线电压开关可以包括第一和第二预充电晶体管，其源极连接到第一电源电压，其漏极各自连接到位线对中的一条位线，并且其栅极用于接收第一开关控制信号；以及第一和第二驱动晶体管，其源极连接到第二电源电压，其漏极各自连接到位线对中的一条位线，并且其栅极用于接收第二开关控制信号。还可以提供其栅极用于接收第一开关控制信号的均衡晶体管，并且均衡晶体管的源极-漏极沟道可以连接在第一和第二预充电晶体管的漏极之间。半导体存储器装置可以是静态随机存取存储器，并且静态随机存取存储器可以包括多个存储器元件，每个存储器元件具有六个元件晶体管，并且这六个元件晶体管可以是在不同导电层上形成的三维存储器元件。在本实施例中，位线电压控制器可以包括Y-主解码器，用于使用块选择信号、位线选择信号、以及芯片选择关联信号，生成第一开关控制信号作为均衡和预充电控制信号；以及位线电平控制器，用于响应于块选择信号和芯片选择信号，生成芯片选择关联信号和第二开关控制信号。附图说明通过参照附图对优选实施例进行描述，本专利技术的上述和其它特征将会变得更加清本文档来自技高网...

【技术保护点】
一种半导体存储器装置中的位线电压供应电路，包括：　　　　位线电压开关，用于响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电压低于第一电源电压的第二电源电压施加到该位线对；以及　　　　位线电压控制器，用于控制第一和第二开关控制信号，使得在待机模式中将第二电源电压供应到该位线对，并且当半导体存储器装置从待机模式变至工作模式时，在预定的时间段内，将第一电源电压供应到该位线对。

【技术特征摘要】
KR 2005-1-14 3582/051.一种半导体存储器装置中的位线电压供应电路，包括位线电压开关，用于响应于第一开关控制信号而将第一电源电压施加到位线对，并且响应于第二开关控制信号而将其电压低于第一电源电压的第二电源电压施加到该位线对；以及位线电压控制器，用于控制第一和第二开关控制信号，使得在待机模式中将第二电源电压供应到该位线对，并且当半导体存储器装置从待机模式变至工作模式时，在预定的时间段内，将第一电源电压供应到该位线对。2.根据权利要求1所述的位线电压供应电路，其中位线电压开关包括第一和第二预充电晶体管，其源极连接到第一电源电压，其漏极各自连接到该位线对中的一条位线，并且其栅极用于接收第一开关控制信号；以及第一和第二驱动晶体管，其源极连接到第二电源电压，其漏极各自连接到该位线对中的一条位线，并且其栅极用于接收第二开关控制信号。3.根据权利要求2所述的位线电压供应电路，还包括均衡晶体管，其栅极用于接收第一开关控制信号，并且其源极-漏极沟道连接在第一和第二预充电晶体管的漏极之间。4.根据权利要求2所述的位线电压供应电路，其中半导体存储器装置是静态随机存取存储器，并且该静态随机存取存储器包括多个存储器元件，每个存储器元件具有六个元件晶体管。5.根据权利要求4所述的位线电压供应电路，其中所述六个元件晶体管是在不同导电层上形成的三维存储器元件。6.根据权利要求2所述的位线电压供应电路，其中位线电压控制器包括Y-主解码器，用于使用块选择信号、位线选择信号、以及芯片选择关联信号，生成第一开关控制信号作为均衡和预充电控制信号；以及位线电平控制器，用于响应于块选择信号和芯片选择信号，生成芯片选择关联信号和第二开关控制信号。7.一种半导体存储器装置中的位线电压供应电路，包括位线预充电部件，连接到位线对，并且响应于预充电中断控制信号而在待机模式期间不工作；数据线电压开关，连接到数据线对，用于响应于第一开关控制信号而通过列选通门将第一电源电压施加到该位线对，并且响应于第二开关控制信号而通过列选通门将其电平低于第一电源电压的电平的第二电源电压施加到该位线对；以及数据线电压控制器，用于控制预充电中断控制信号以及第一和第二开关控制信号，使得能够在待机模式中将第二电源电压供应到该位线对，并且当在预定的时间段内，半导体存储器装置从待机模式变至工作模式时，将第一电源电压供应到该位线对。8.根据权利要求7所述的位线电压供应电路，...

【专利技术属性】
技术研发人员：朴哲成，金永胜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]