半导体存储器件和控制其子字线驱动器的方法技术

一种半导体存储器件包括子字线驱动器，用于选择性地将子字线之一与主字线相连、并且将具有比电源电压高的电平的升高电压施加到所选的子字线。器件包括子字线驱动器控制信号生成器。子字线驱动器控制信号生成器接收施加的隔离信号来将读出放大器与连接到构成器件存储单元阵列的存储单元的位线电隔离，并且生成驱动器控制信号，用来确定子字线驱动器是否工作。因此，可以降低子字线驱动器控制信号生成器的负载，从而降低功耗。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，尤其涉及子字线(sub word line)驱动器控制信号生成器及其控制方法，用于控制连接到半导体存储器件中的存储单元的子字线的子字线驱动器。
技术介绍
通常，由于DRAM(动态随机存取存储器)容易具有大容量，因此由于布线阻抗延迟导致的传输信号所花费的时间要比存储单元阵列自身延迟时间长。因此，需要通过适当划分线的长度、从而适当划分用于从存储单元阵列中选择一行的字线来匹配延迟时间。字线连接到存储单元的晶体管的栅极端，并且通常由多晶硅形成。多晶硅的电阻率要比金属的电阻率大不少。此外，由于字线从单元晶体管的栅极氧化物上经过，因此电容也很大。当字线的电阻变大时，RC延迟增加。用于驱动字线的译码器输出端应当较大，因此，增加了面积消耗，并且在将整个字线充电到高电压和对其放电时消耗更多的功率。因此，需要阻抗上匹配字线的长度，并且降低字线电阻。为了解决该问题，使用分层的字线驱动方法，其中将字线划分成适当长度来形成子字线。然后通过行译码器的主字线与子字线驱动器的子字线之间的组合来驱动子字线。下面将参照图1到3描述根据现有技术的、具有这种分层字线结构的半导体存储器件。图1是方框图，而图1A和1B是示意性图解根据现有技术的、具有子字线驱动器控制信号生成器(下面称为‘SWD控制信号生成器’)的半导体存储器件的区域的电路图。图2是详细图解图1的读出放大器区域SA 20和SWD控制信号生成器PXID_GEN之间的连接的电路图。图3是图2所示的SWD控制信号生成器PXID_GEN的等效电路图。首先参照图1、1A和1B，根据现有技术的半导体存储器件包括存储单元阵列MCA 14、主字线译码器12、读出放大器区域20、SWD控制信号生成器区域18和包含SWD的SWD区域16。在存储单元阵列14(图1A)中，有多个存储单元MC和连接到存储单元MC的位线BL和BLB。每个存储单元MC定位于子字线SWL和位线BL或BLB的交叉点。主字线译码器12接收输入的行地址之中的特定地址(例如RA2～RA8)，然后对其译码并提供具有比电源电压VDD高的电平的升高电压VPP给多个主字线MWL中的一个主字线。读出放大器区域20(图1B)定位于存储单元阵列之间，并且具有多个读出放大器SA，用来读出和放大位线BL和BLB的信号。子字线驱动器区域16定位于存储单元阵列之间，并且具有由SWD控制信号PXID和MWL信号驱动的多个子字线驱动器SWD。SWD控制信号生成器区域18(图1B)定位于读出放大器区域之间，即，在结合区域CONJ处，并且生成SWD控制信号PXID。SWD控制信号生成器PXID_GEN接收由子字线译码器PXI_GEN 11生成的子字线译码信号PXI，并且将SWD控制信号PXID施加到相应子字线驱动器SWD。子字线译码器PXI_GEN 11接收特定行地址(例如RA0和RA1)，并且对它们译码并生成多个译码信号PXI。参照图2，有更详细示出的读出放大器区域20、存储单元阵列14a、14b和SWD控制信号发生器PXID_GEN和多个子字线驱动器SWD。因此，仅示出了图1所示的两个子字线译码信号PXI中的一个，该信号施加到SWD控制信号生成器PXID_GEN。在读出放大器区域20中，提供多个读出放大器SA和位线隔离部分24和26。读出放大器区域20中的读出放大器SA使用隔离信号BISL或BISR电连接到与相邻存储单元阵列14a、14b的存储单元(图1的MC)相连的位线对BL、BLB当中的一个位线对BL、BLB，以读出和放大连接的位线对中承载的信号电平。例如，当存储单元阵列14b的子字线SWL有效时，隔离信号BISR变为高电平，而隔离信号BISL变为低电平。即，定位于存储单元阵列14b的位线对BL、BLB与多个读出放大器SA之间的位线隔离部分24的晶体管TR1、TR2、TR3和TR4导通。因此，存储单元阵列14b侧的位线对BL、BLB电连接到读出放大器SA。同时，定位于存储单元阵列14a的位线对BL、BLB与多个读出放大器SA之间的位线隔离部分26的晶体管TR11、TR12、TR13和TR14关断。因此，存储单元阵列14a的位线对BL、BLB和读出放大器SA之间的连接被切断。这样的两个相邻存储单元阵列共享一个读出放大器区域的布局系统称为共享读出放大器系统。该系统被广泛使用，它的优点在于降低了读出放大器的面积，从而可以适用于高集成度。参照图3，SWD控制信号生成器PXID_GEN接收子字线译码信号PXI并且生成SWD控制信号PXID。当子字线译码信号PXI具有高电平时，SWD控制信号PXID通过SWD控制信号生成器PXID_GEN上的反转器INV1、INV2的操作而变为升高电压VPP。反转器INV1和INV2分别由一对P型MOS(金属氧化物半导体)晶体管PM1、PM2和N型MOS晶体管NM1、NM2构成。换句话说，INV1由PM1和NM1构成，而INV2由PM2和NM2构成。SWD控制信号PXID控制子字线驱动器区域16(图1A、1B)中提供的多个子字线驱动器SWD。例如，由主字线译码器12有效的主字线MWL和有效的SWD控制信号PXID使得子字线驱动器有效，从而用具有比电源电压VDD高的电平的升高电压VPP使子字线SWL有效。在这种半导体存储器件中，例如，在图2中对应于存储单元阵列14b的子字线有效的情况下，响应于施加到主字线MWL和子字线译码信号PXI而使对应于存储单元阵列14b的子字线中的一条子字线有效，从而选择存储单元阵列14b内的存储单元。在这种情况下，没有必要施加SWD控制信号PXID到存储单元阵列14a。然而，图2的SWD控制信号PXID使能(enable)对应于定位于读出放大器SA两侧的单元阵列14a和14b的多个子字线驱动器SWD。换句话说，SWD控制信号生成器PXID_GEN的负载很大，而这导致在激活SWD控制信号PXID时消耗很多功率，尤其是严重影响了要求低功耗的移动设备等的工作特性。
技术实现思路
本专利技术的示范性实施例提供能够降低子字线驱动器控制信号生成器的负载的半导体存储器件。半导体存储器件可以通过大大降低特定信号线和电路器件的数量而具有高密度和高集成度，并且具有降低的功耗。本专利技术的另一示范性实施例提供能够降低子字线驱动器控制信号生成器的负载的子字线驱动器控制方法。附图说明通过下面参照附图的描述，本专利技术的示范性实施例的上述和其他特征将变得更容易明白，其中图1是方框图，而图1A和1B是示意性图解根据现有技术的、具有SWD控制信号生成器的半导体存储器件的电路图；图2是详细图解图1所示的读出放大器区域和子字线驱动器(SWD)控制信号生成器之间的连接的电路图；图3是图2所示的SWD控制信号生成器的电路图；图4是图解根据本专利技术示范性实施例的、具有SWD控制信号生成器的半导体存储器件的结构的电路图；图5是根据本专利技术第一示范性实施例的SWD控制信号生成器的电路图；和图6是根据本专利技术第二示范性实施例的SWD控制信号生成器的电路图。具体实施例方式参照图4到6更详细地描述本专利技术的示范性实施例。本专利技术可以用多种形式实施，而不应被认为限于这里所述的示范性实施例。相反，提供这些示范性实施例使得本公开彻底和详尽，并且将本发本文档来自技高网...

【技术保护点】
一种具有子字线驱动器的半导体存储器件，子字线驱动器用于选择性地将子字线之一与主字线相连、并且将具有比电源电压高的电平的升高电压施加到所选的子字线，所述半导体存储器件包括：子字线驱动器控制信号生成器，用于接收施加的用来将读出放大器与连接到构成半导体存储器件存储单元阵列的存储单元的位线电隔离的隔离信号，并且生成驱动器控制信号来确定子字线驱动器是否工作。

【技术特征摘要】
KR 2005-8-3 70859/05;KR 2005-1-28 7969/051.一种具有子字线驱动器的半导体存储器件，子字线驱动器用于选择性地将子字线之一与主字线相连、并且将具有比电源电压高的电平的升高电压施加到所选的子字线，所述半导体存储器件包括子字线驱动器控制信号生成器，用于接收施加的用来将读出放大器与连接到构成半导体存储器件存储单元阵列的存储单元的位线电隔离的隔离信号，并且生成驱动器控制信号来确定子字线驱动器是否工作。2.如权利要求1所述的器件，其中，子字线驱动器控制信号生成器不操作与连接到由隔离信号电隔离的位线的存储单元相对应的子字线驱动器。3.一种半导体存储器件，具有这样的结构子存储单元阵列共享读出放大器，子存储单元阵列具有以矩阵形式排列的多个单位存储单元，所述半导体存储器件包括位线隔离部分，其由隔离信号控制并且紧邻读出放大器放置，用来将读出放大器与共享读出放大器的子存储单元阵列之一隔离开；多个子字线驱动器，其被分别对应于共享读出放大器的子存储单元阵列地分配并放置；和子字线驱动器控制信号生成器，用于接收用来选择所选子存储单元阵列的相应子字线的子字线译码信号以及隔离信号，从而激活对应于与读出放大器相连的子存储单元阵列的子字线驱动器之一，并且停用其余子字线驱动器。4.如权利要求3所述的器件，其中，子字线驱动器控制信号生成器在与形成读出放大器的区域相邻的结合区域处形成。5.如权利要求4所述的器件，其中，子字线驱动器控制信号生成器包括升压供给部分，用于当子字线译码信号具有高电平时输出具有比电源电压高的电平的升高电压。6.如权利要求5所述的器件，其中，子字线驱动器控制信号生成器包括第一子字线驱动控制信号输出部分，其中将隔离信号当中的第二隔离信号施加到第一P型金属氧化物半导体(MOS)晶体管的栅极端，第二隔离信号用于在共享读出放大器的子存储单元阵列和读出放大器之间进行隔离，将升高电压供给部分的输出电压施加到第一P型MOS晶体管的源极端，将第一P型MOS晶体管的漏极端连接到第一N型MOS晶体管的漏极端，将子字线译码信号的反转信号施加到第一N型MOS晶体管的栅极端，将地电压施加到第一N型MOS晶体管的源极端，以及输出第一P型MOS晶体管的漏极端和第一N型MOS晶体管的漏极端之间的第一节点的电压。7.如权利要求6所述的器件，其中，子字线驱动器控制信号生成器包括第二子字线驱动器控制信号输出部分，其中将隔离信号当中的第一隔离信号施加到第二P型MOS晶体管的栅极端，第一隔离信号用于在共享读出放大器的子存储单元阵列和读出放大器之间进行连接，将升高电压供给部分的输出电压施加到第二P型MOS晶体管的源极端，第二P型MOS晶体管的漏极端连接到第二N型MOS晶体管的漏极端，将子字线译码信号的反转信号施加到第二N型MOS晶体管的栅极端，将地电压施加到第二N型MOS晶体管的源极端，以及输出第二P型MOS晶体管的漏极端和第二N型MOS晶体管的漏极端之间的第二节点的电压。8.如权利要求7所述的器件，其中，子字线驱动器控制信号生成器包括第一浮动防止部分，用于防止第一节点的浮动；和第二浮动防止部分，用于防止第二节点的浮动。9.如权利要求8所述的器件，其中，当第一P型MOS晶体...

【专利技术属性】
技术研发人员：尹鸿九，李宗彦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]