一种擦除一个或多个非易失存储器单元的方法、电路和系统技术方案

本发明专利技术是一种擦除非易失存储器（“ＮＶＭ”）阵列或阵列段上的ＮＶＭ单元的方法、电路或系统。按照本发明专利技术的一个例子，一个或多个擦除脉冲参数可与ＮＶＭ阵列内的每个阵列段相关联。无论何处，个别的擦除脉冲参数可与ＮＶＭ阵列内一个以至所有阵列段相关联。按本发明专利技术的某些例子，施加到阵列段内一个或多个ＮＶＭ单元上的擦除脉冲的特性（如脉冲振幅、脉冲持续时间等）可至少部分基于一个或多个与给定阵列段相关联的擦除脉冲参数。

【技术实现步骤摘要】

本专利技术涉及非易失存储器(NVM)单元，尤其涉及一种使用一个或多个存储的擦除参数来擦除一个或多个非易失存储器单元的方法、电路和系统。
技术介绍
非易失存储器(NVM)单元装配于多种结构内，包括但不限于多晶硅浮栅—如图2A所示，氮化物只读存储器(NROM)—如图2B所示。如图2A所示，浮栅设备一般包括一层引导电荷诱捕层(比如由多晶硅构成)，因而只可提供一个电荷存储区。而另一方面，如图2B所示，NROM设备可能包括非传导性的电荷存储层(比如由硅氧化物构成)，因而可支持多电荷存储区。NVM的每个电荷存储区均可被视为独立的NVM单元或单位。为生产大容量数据存储设备(比如闪存卡/棒、多媒体卡等)，NVM单元经常用做于阵列相关的单元的大矩阵的一部分，依据己知数种中的一种阵列结构和使用的操作方法，阵列中的每个单元可单独或作为组或批的部分来被设定地址、编程、读及/或擦除。多数单元阵列结构，包括业界熟知的假接地阵列，具有重复形成行列的段的多样性特征。依照某些典型的阵列结构，比如假接地阵列，每个阵列段可包括一个单元区域，该单元区域由四条分段的单元比特线、偶选区域和奇选区域构成。该偶选区域位于该单元区域的一端并包括一条分段的偶接触器比特线和两个选型晶体管用于连接该偶接触器比特线和该段的偶单元比特线。该奇选区域位于该单元区域的相对一端并包括一条分段的奇接触器比特线和两个选型晶体管用于连接该奇接触器比特线和该段的奇单元比特线。一个NVM阵列可能还另外分别包括一偶接触器连接两个相邻偶选区的偶接触器比特线，一个奇接触器连接两个相邻奇选区的奇接触器比特线。众所周知，一个NVM单元的逻辑状态可决定和受限于其阈电压(“Vt”)，即栅极到源/漏极电压，在此电压时，单元开始明显导通电流。每个单元，或多电荷存储区域NVM设备的电荷存储区域，均可具有不同的阈电压，因而可存储其独特的逻辑值。每个单元或每个电荷存储区可从其各自的设备中的独立终端或一套终端进行操作(如被编程、擦除或读取)操作多电荷存储区NVM设备的方法为业内所熟知。前面所述或正在进行的讨论有关NVM单元操作的内容，同时可应用于单电荷存储区设备的单电荷存储区操作和多电荷存储区设备的每个电荷存储区操作。对每个NVM单元，不同阈电压值具有不同的逻辑状态，且NVM单元阈电压水平可为存于单元电荷存储区电荷量(如电子和空穴)的函数。图1A为电压分布图，描述了二进位非易失性存储器单元可能的阈电压分布，其中竖轴方向为边界单元阈电压Vt值及每个单元可能的逻辑状态。例如，Vt值低于EV水平的单元被视为已校验擦除，Vt值低于PV水平的单元被视为已校验编程。这两个限制定义了完成编程和擦除顺序的逻辑状态，这可在单元上执行。一个编程脉冲的程序顺序可用来促使单元的Vt超过PV，而一个擦除顺序可能用于促使单元的Vt低于EV。同样在图1A中，一条竖轴线指明了在读取操作中常用的读取校验(RV)电平。另外，如果读取时单元的Vt超过RV水平，则被单元视为已被编程；如果单元的Vt低于RV，单元被视为已被编程图1B为电压分布图，描述了多级非易失性存储器单元(MLC)电荷存储区可能的阈电压分布，其中一组竖轴描述了与每个单元可能的编程校验单元阈电压(如PV00、PV01)相关边界值，而另一组竖轴描述了与每个单元可能的程序状态(如RV00、RV01)下读取校验电平的相关边界值。对NVM阵列的单独单元不同的编程方法(如注入电荷到电荷存储区)和/或擦除(如从电荷存储区移除电荷)是已知的。多数情形下，当一个或更多编程脉冲作用于单元时，存储于NVM单元存储区的电荷量会增加；与之相反，当一个或更多擦除脉冲作用于NVM单元栅极终端时，存储于NVM单元存储区的电荷量会减少，由此迫使释放从单元捕获区或单元捕获界面捕获的电荷。擦除过程也可选择注入反极性的电荷而不是物理移除电荷。例如，如果编程过程包括注入电子到单元电荷阱，相应的擦除过程就可包括注入空穴到电荷阱。反极性电荷会湮灭或消除彼此的效果。另外，当讨论擦除一个或更多NROM假接地阵列中NVM单元的程序时，擦除步骤可包括在一个或更多单元栅极上施加强负压脉冲(如-7V)，在漏极上施加强正压(如+3V to +7V)，并允许单元源极浮动。在单元被擦除时，存储于各自电荷阱区邻近漏结的电荷，少许通过沟道，可被沉于正被擦除单元的漏极(或与注入空穴中和)。NVM阵列的单元组或群可同时被编程和/或擦除。NVM阵列的单元组或群可由正被编程(或被擦除)成同样逻辑状态单元的组成，或由正被编程(或被擦除)成几种可能状态之一单元的组成，比如MLC阵列的单元中的情形。由于并非所有单元在被编程和/或被擦除时具有同一的磁化系数，单元组里的正接受编程或擦除脉冲的单元不会以同样的速度编程或擦除。在同组其他在同时接收编程或擦除脉冲的单元前，有些单元会达到目标编程状态或擦除状态。操作NVM单元的方法(如编程、读取和擦除)使用一个或多个参考结构，如参考单元以提供参考电平(如PVs，EVs)每一或多个参考结构可与正在被操作的存储器单元比较，以决定正被操作的存储器单元的条件或状态。一般而言，为决定NVM单元是否处于一特定状态，如被擦除、编程或在多级单元(“MLC”)内的多重可编程状态下的一种编程。单元的阈电平与参考结构比较，而参考结构的阈电平是预设且公知的，并被设在一电压水平，该电压水平与待测试的特定状态相关。NVM单元与参考单元的阈电压之间的比较，常常使用读出放大器完成。为决定NVM单元的状态，而比较NVM单元与一个或多个参考单元的阈电压的各种技术都是公知的。在将NVM单元编程至所需要的状态时，带有设置阈电压于特定状态下程序校验电平的参考单元可与被编程的单元阈电压比较，以决定电荷存储区域是否已被充分充电而可被视为被编程至需要状态。如在编程脉冲作用于单元后，由于单元阈电压是或高于“编程校验”电平(即相关参考单元的阈电压)，单元被确认未被充分充电，即未达目标编程状态，单元会被另一编程脉冲作用以在其电荷存储区充入更多电荷。一旦单元阈值达到或超过“编程校验”电平即已被编程，就不需要更多编程脉冲作用于单元。除将编程脉冲改为擦除脉冲，同样操作原则适用于擦除一个或多个单元时。刚处理之后，特别是多编程/擦除周期之后，每个NVM单元的编程和擦除磁化系数与任何其他NVM单元的磁化系数都是不一样的，且其在单元的整个生命周期中不断变化。图3表示擦除脉冲电压的示例性分布，该擦除脉冲电压应能使多个阵列段中的每一个上的一组NVM单元中的每个单元达到擦除状态，该多个阵列段是图4所示的阵列一类的NVM阵列。因此，在本领域内，需要一种NVM产品以提高擦除一个或多个NVM单元的方法、电路和系统。
技术实现思路
本专利技术是一种用于擦除非易失存储器(NVM)阵列或阵列段中的一个或多个单元的方法、电路和系统。根据本专利技术的某些实施例，一个或多个擦除脉冲参数可与NVM阵列中的一定数量的阵列段中的每个阵列段相关。单独的擦除脉冲参数可与NVM阵列中的从一个到全部的阵列段都相关。根据本专利技术的某些实施例，对应用到阵列段中一个或多个NVM单元上的擦除脉冲而言，其至少一个特征(如脉冲幅值、脉冲持续时间等)可至少部分地基于一个或多个与给定阵列段相关的擦除脉冲参数。根据本专利技术另外的一些实施例，本文档来自技高网...

【技术保护点】
一种擦除ＮＶＭ阵列段上的一个或多个非易失存储器单元的方法，所述方法包括：向ＮＶＭ单元施加一个擦除脉冲，该擦除脉冲的特性至少部分基于与给定阵列段相关联的可更新的擦除脉冲参数。

【技术特征摘要】
US 2005-1-19 60/6445691.一种擦除NVM阵列段上的一个或多个非易失存储器单元的方法，所述方法包括向NVM单元施加一个擦除脉冲，该擦除脉冲的特性至少部分基于与给定阵列段相关联的可更新的擦除脉冲参数。2.根据权利要求1所述的方法，其中，该可更新的擦除脉冲参数与一擦除脉冲电压相关联。3.根据权利要求2所述的方法，其中，该可更新的擦除脉冲参数实际上与一个擦除脉冲电压相关联，该擦除脉冲电压电压可使该阵列段上一个NVM单元达到阈电压，该阈电压与一在先的擦除操作中的擦除状态相关。4.根据权利要求3所述的方法，其中，该可更新的擦除脉冲参数实际上与一个擦除脉冲电压相关联，该擦除脉冲电压可使该阵列段上擦除相对慢的NVM单元达到阈电压，该阈电压与一在先的擦除操作中的擦除状态相关。5.根据权利要求3所述的方法，其中，该可更新的擦除脉冲参数由擦除脉冲电压偏移而来且比该电压低，该擦除脉冲电压可使该阵列段上擦除相对慢的NVM单元达到阈电压，...

【专利技术属性】
技术研发人员：阿萨夫沙比尔，夏伊艾森，
申请(专利权)人：赛芬半导体有限公司，
类型：发明
国别省市：IL[以色列]