本发明专利技术提供了一种可以低功耗工作的非易失性半导体存储装置。在非易失性半导体存储装置中，多个非易失性存储元件串联连接。该多个非易失性存储元件包括半导体层，该半导体层包括沟道形成区域以及与该沟道形成区域重叠的控制栅。对非易失性存储元件的数据验证操作中的写入、擦除、第一读取和第二读取操作可通过改变对非易失性存储元件的控制栅施加的电压而执行。在擦除操作之后的验证操作中的第二读取是通过改变选自多个非易失性存储元件的仅一个非易失性存储元件的控制栅的电势而执行，该电势使用与第一读取的电势不同的电势。
【技术实现步骤摘要】
本专利技术涉及可以电学写入、读取和擦除数据的非易失性半导体存储装置。
技术介绍
半导体存储器包括DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、闪烁存储器、EEPROM(电擦除可编程只读存储器)等。EEPROM用于例如数字音频播放器(DAP)的移动装置，因此大容量、高精确度、和低功耗对于EEPROM而言是重要的。在EEPROM中，通常进行验证写入和验证擦除，包括验证在写入或擦除之后的状态是在预定范围内的操作。具体而言，在工作于低电压的非易失性存储器中，需要很精确地控制在写入或者擦除之后的状态，因此这种验证操作是必需的。在验证写入/擦除操作时，交替地执行操作周期和读取周期，其中在该操作周期内执行固定周期的写入/擦除操作，该读取周期用于验证在写入或者擦除之后的状态是否在预定范围内。图2和图3示出了这种状态。图2为简单的方框图，其中读取电路202和写入/擦除电路201连接到选定的存储单元203。验证信号Sv从读取电路202输出，并输入到写入/擦除电路201。写入/擦除电路201响应于验证信号Sv执行写入/擦除。图3示出了验证写入/擦除的过程。在图3中，读取电路首先工作(该状态称为“活动的”)，使得读取被执行。此时，写入/擦除电路并不工作(该状态称为“非活动的”)。当数据被读取时存储单元的状态不同于期望状态时，从读取电路输出的验证信号Sv为Low，而当数据被读取时存储单元的状态与期望状态相同时，从读取电路输出的验证信号Sv为High。当验证信号Sv为Low时，写入/擦除电路在读取操作终止之后工作(活动的)，且固定周期的写入/擦除操作被执行。随后，再次执行读取，且将存储单元的状态与期望状态比较。类似地，当验证信号Sv为Low时，固定周期的写入/擦除操作再次执行。这些操作重复，且当验证信号Sv为High时，验证写入/擦除操作终止。按照该方式进行验证操作。此外，EEPROM根据存储单元的结构和驱动方法可包括各种类型，例如NOR(或非)型、NAND(与非)型和AND(与)型。一般而言，NAND型较NOR型可以更大程度地提高集成度。这是因为在NAND型中，用于存储每个位(bit)的信息所需的存储元件和晶体管的总数可以更大幅度减小。然而，在NAND型中，与NOR型相比，需要更精确地控制存储元件的阈值电压，鉴于这一点，验证操作是必需的(参考1Fujio Masuoka“Rapidly-Advancing Flash Memory(revised new version)“快速发展的闪烁存储器(修订的新版本)”，第一版，2003年5月，第150页(图4.11))。
技术实现思路
图4示出了单一存储元件的电特性。两条曲线示出了存储数据1的情形和存储数据0的情形。通过将电子注入浮栅而从存储数据0的特性曲线转移到存储数据1的特性曲线，这称为“写入”。另一方面，通过将从浮栅提取电子而从存储数据1的特性曲线转移到存储数据0的特性曲线，这称为“擦除”。在NAND型存储器中，在读取时刻，将一电势(下文中也称为VGM)设定至选定的字线，对于存储数据0的特性曲线，该电势导通，即充分的电流流过；而对于存储数据1的特性曲线，该电势截止，即无电流流过。从用于控制属于相同NAND单元的存储元件的字线选出的字线之外的其他字线所控制的存储元件被设定为针对该两个特性曲线都是导通的电势，即，用于供给充分的电流而与存储数据无关的电势(VGH)。如果存储元件的阈值电压具有宽的分布，则需要将例如VGH的电势设定为高电势，且功耗增大。鉴于上述问题而提出了本专利技术。本专利技术的一个目标是提供具有低功耗的非易失性半导体存储装置。此外，本专利技术的另一个目标是提供包括该非易失性半导体存储装置的半导体装置。本专利技术的一个模式涉及具有串联连接的多个非易失性存储元件的。该多个非易失性存储元件每个具有介于一对杂质区域之间的包括沟道形成区域的半导体层，这些杂质区域形成为相互分隔；第一绝缘层；浮栅；第二绝缘层；以及控制栅，设置为与该沟道形成区域重叠。对非易失性存储元件的数据验证操作中的写入、擦除、第一读取和第二读取操作可通过改变对非易失性存储元件的控制栅施加的电压而执行。该验证操作中的第二读取是通过改变选自多个非易失性存储元件的一个非易失性存储元件的控制栅的电势而执行，该电势不同于第一读取的电势。在上述结构中，浮栅由能隙小于该半导体层的半导体材料形成。备选地，浮栅由锗或锗化合物形成。本专利技术的一个模式涉及具有串联连接的多个非易失性存储元件的。该多个非易失性存储元件每个具有介于一对杂质区域之间的包括沟道形成区域的半导体层，这些杂质区域形成为相互分隔；第一绝缘层；浮栅；第二绝缘层；以及控制栅，设置为与该沟道形成区域重叠。而且该浮栅形成有至少第一层和第二层。对非易失性存储元件的数据验证操作中的写入、擦除、第一读取和第二读取操作可通过改变对非易失性存储元件的控制栅施加的电压而执行。该验证操作中的第二读取是通过改变选自多个非易失性存储元件的一个非易失性存储元件的控制栅的电势而执行，该电势不同于第一读取的电势。在上述结构中，与第一绝缘层接触的第一层由能隙小于该半导体层的半导体材料形成。备选地，与第一绝缘层接触的第一层由锗或锗化合物形成。本专利技术的一个模式涉及具有串联连接的多个非易失性存储元件的半导体装置的验证方法。选定一个的该多个非易失性存储元件的控制栅的电势设定为第一电势，其他非易失性存储元件的控制栅的电势设定为用于擦除存储于该选定一个的多个非易失性存储元件的数据的第二电势。在擦除存储于该选定一个的多个非易失性存储元件的数据之后，该选定一个的多个非易失性存储元件的控制栅的电势设定为第三电势，且其他非易失性存储元件的控制栅的电势设定为用于读取存储于该选定一个的多个非易失性存储元件的数据的第二电势。在本专利技术的另一个模式中，可以提供设置有该非易失性半导体存储装置的纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、车辆、食物、衣物、保健产品、日用品、化学制品、或者电子装置。根据本专利技术，在擦除验证操作中，数据的读取和擦除可以通过仅改变选自串联连接的多个可再写非易失性存储元件的存储元件的控制栅的电势而执行。因此，功耗可以显著降低。附图说明在附图中图1示出了擦除验证操作中各个控制线的电势变化；图2为示出了传统非易失性存储器的验证操作的方框图；图3为示出了传统非易失性存储器的验证操作的方框图；图4示出了单一存储元件的电特性；图5示出了当从非易失性存储元件M30读取数据时控制线的电势之间的关系；图6示出了当数据被写入时控制线的电势之间的关系；图7示出了当数据被擦除时控制线的电势之间的关系；图8示出了在擦除验证操作中当数据被读取时控制线之间的关系；图9示出了根据本专利技术一个方面的非易失性半导体存储装置的方框图的示例；图10示出了读取电路的示例；图11示出了NAND型存储单元阵列的等效电路的示例；图12为实施例模式2所示的非易失性存储元件的剖面视图；图13示出了等离子体处理设备的结构；图14为实施例模式2所示的非易失性存储元件的剖面视图；图15为非易失性存储元件的能带图；图16为非易失性存储元件的能带图；图17为传统非易失性存储元件的能带图；图18A和18B示出了非易失性存储元件的写入和读取本文档来自技高网...
【技术保护点】
一种具有串联连接的第一和第二非易失性存储元件的半导体装置的验证方法，包括： 将所述第一非易失性存储元件的控制栅的电势设置为第一电势并将所述第二非易失性存储元件的控制栅的电势设置为第二电势，用于擦除存储于所述第一非易失性存储元件内的数据；以及 将所述第一非易失性存储元件的控制栅的电势设置为第三电势并将所述第二非易失性存储元件的控制栅的电势设置为所述第二电势，用于在擦除存储于所述第一非易失性存储元件内的数据之后读取存储于所述第一非易失性存储元件内的数据。
【技术特征摘要】
JP 2006-3-31 2006-1012621.一种具有串联连接的第一和第二非易失性存储元件的半导体装置的验证方法，包括将所述第一非易失性存储元件的控制栅的电势设置为第一电势并将所述第二非易失性存储元件的控制栅的电势设置为第二电势，用于擦除存储于所述第一非易失性存储元件内的数据；以及将所述第一非易失性存储元件的控制栅的电势设置为第三电势并将所述第二非易失性存储元件的控制栅的电势设置为所述第二电势，用于在擦除存储于所述第一非易失性存储元件内的数据之后读取存储于所述第一非易失性存储元件内的数据。2.根据权利要求1的验证方法，其中各个所述第一和第二非易失性存储元件具有包括沟道形成区域和浮栅的半导体层，且其中所述浮栅由能隙小于所述半导体层的半导体材料形成。3.根据权利要求1的验证方法，其中各个所述第一和第二非易失性存储元件具有包括沟道形成区域和浮栅的半导体层，且其中所述浮栅由锗或锗化合物形成。4.根据权利要求1的验证方法，其中所述半导体装置结合到选自由照相机、护目镜型显示器、导航系统、音频再现设备、计算机、游戏机、便携式信息终端、图像再现装置组成的组的至少一种电子装置。5.根据权利要求1的验证方法，其中所述半导体装置结合到纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、车辆、食物、衣物、保健产品、日用品和化学制品中的至少一种。6.根据权利要求1的验证方法，其中所述第一和第二非易失性存储元件共享相同的半导体层。7.根据权利要求1的验证方法，其中所述第一和第二非易失性存储元件形成于具有绝缘表面的衬底上。8.根据权利要求1的验证方法，其中所述第一和第二非易失性存储...
【专利技术属性】
技术研发人员：三宅博之，纳光明，宫崎彩，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。