用以对一闪速存储元件实施逐位擦除的装置与方法制造方法及图纸

一种与非门存储元件利用绝缘层上覆硅技术所制造。具体地，可使用薄膜晶体管技术以制造此与非门闪速存储元件。在绝缘层上覆硅以及薄膜晶体管结构中，此存储器的本体（或阱）是被隔离的。此结构可用以允许对个别存储单元进行逐位编程及擦除动作，并可严格控制临界电压，进而允许多级存储单元操作。

【技术实现步骤摘要】

本专利技术所述的实施例一般涉及闪速存储元件，并尤其涉及用以操作闪速存储元件的方法，其允许此装置以逐位方式进行编程与擦除，并可严格控制编程的临界电压，进而允许多级存储单元应用(MLC)。
技术介绍
公知的闪速存储元件为或非门(NOR)或与非门(NAND)型元件。在公知的或非门元件中，每一存储单元包括公知的单晶体管结构。构成每一存储单元的单晶体管，除了包括一双栅极结构之外，类似于标准的金属氧化物半导体场效应晶体管(MOSFET)。第一栅极称为控制栅极，其操作方式类似于公知的MOSFET晶体管中的栅极。第二栅极称为浮动栅极，其以绝缘层而与控制栅极分离。此栅极结构制造于硅衬底上。此浮动栅极也是利用绝缘层而与衬底分隔。任何置于此浮动栅极上的电子会被陷获于其中，因为其周围是绝缘层。因此，这些电子可被用以储存信息。当电子被置于浮动栅极上时，这些电子会改变(例如部分抵销)由施加至该控制栅极所产生的电场，进而改变此存储单元的临界电压(Vt)。当通过施加特定电压至控制栅极而读取此存储单元时，电流可能会流动也可能不流动，视此存储单元的临界电压(Vt)而定。电流的存在与否可接着被感测，并接着转译为信息的本文档来自技高网...

【技术保护点】
一种用以逐个存储单元擦除多个存储单元中的目标存储单元的方法，该多个存储单元包含于存储阵列中，每一存储单元包括源极、漏极、栅极、电荷陷获结构、以及位于该源极与漏极之间的沟道区域，多条位线耦接至该多个存储单元的该源极与漏极区域，且多条字线耦接至该多个存储单元的栅极，包括：施加第一电压至与该目标存储单元相关的该字线；施加第二电压至其他该多条字线；施加第三电压至与该目标存储单元相关的该位线；以及施加第四电压至其他该多条位线，其中该第一电压和该第三电压使 该目标存储单元被擦除，而该第二电压和该第四电压用以抑制其他存储单元被擦除。

【技术特征摘要】
US 2006-5-8 60/746,722;US 2006-10-13 11/549,5021.一种用以逐个存储单元擦除多个存储单元中的目标存储单元的方法，该多个存储单元包含于存储阵列中，每一存储单元包括源极、漏极、栅极、电荷陷获结构、以及位于该源极与漏极之间的沟道区域，多条位线耦接至该多个存储单元的该源极与漏极区域，且多条字线耦接至该多个存储单元的栅极，包括施加第一电压至与该目标存储单元相关的该字线；施加第二电压至其他该多条字线；施加第三电压至与该目标存储单元相关的该位线；以及施加第四电压至其他该多条位线，其中该第一电压和该第三电压使该目标存储单元被擦除，而该第二电压和该第四电压用以抑制其他存储单元被擦除。2.如权利要求1所述的方法，其中该第一电压介于约-7至-13伏特之间。3.如权利要求1所述的方法，其中该第二电压介于约7至13伏特之间。4.如权利要求1所述的方法，其中该第三电压介于约6至12伏特之间。5.如权利要求1所述的方法，还包括在该目标存储单元被擦除的同时，编程该多个存储单元之一。6.如权利要求1所述的方法，其中该阵列为三阶阵列。7.如权利要求1所述的方法，其中该多个存储单元包括绝缘层上覆硅晶体管。8.如权利要求7所述的方法，其中该多个存储单元利用薄膜晶体管工艺技术所制造。9.如权利要求1所述的方法，其中电荷由该沟道区域经带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。10.如权利要求1所述的方法，其中电荷由该沟道区域经包含第一氧化物层，第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。11.如权利要求1所述的方法，其中电荷由该沟道区域经包含厚度约小于20埃的第一氧化物层，第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。12.如权利要求1所述的方法，其中电荷由该沟道区域经包含厚度约介于5至20埃之间的第一氧化物层，第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。13.如权利要求1所述的方法，其中电荷由该沟道区域经包含厚度约小于15埃的第一氧化物层，第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。14.如权利要求1所述的方法，其中电荷由该沟道区域经包含第一氧化物层，厚度约小于20埃的第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。15.如权利要求1所述的方法，其中电荷由该沟道区域经包含第一氧化物层，厚度约介于10至20埃之间的第一氮化物层及第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。16.如权利要求1所述的方法，其中电荷由该沟道区域经包含第一氧化物层，第一氮化物层及一厚度约小于20埃的第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。17.如权利要求1所述的方法，其中电荷由该沟道区域经包含第一氧化物层，第一氮化物层及一厚度约介于15至20埃之间的第二氧化物层的带隙加工隧穿结构移至该电荷陷获结构以擦除该目标存储单元。18.如权利要求1所述的方法，其中电荷由该沟道区域进入该电荷陷获结构以擦除该目标存储单元，该电荷陷获结构从包含SONOS、BE-SONOS、SONS、顶BE-SONOS、MONOS、底SONOSOS、底SOSONOS和SONONS的组中选出。19.一种用以编程多个存储单元中的一个目标存储单元的方法，该多个存储单元包含于存储阵列中，每一存储单元包括源极、漏极、栅极、电荷陷获结构、以及位于该源极与漏极之间的沟道区域，多条位线耦接至该多个存储单元的该源极与漏极区域，且多条字线耦接至该多个存储单元的栅极，包括施加第一电压至与该目标存储单元相关的该字线；施加第二电压至其他该多条字线；施加第三电压至与该目标存储单元相关的该位线；以及施加第四电压至其他该多条位线，其中该第一电压和该第四电压使该目标存储单元被编程，而该第二电压和该第三电压用以抑制其他存储单元被编程。20.如权利要求19所述的方法，其中该第一电压介于约14...

【专利技术属性】
技术研发人员：吕函庭，赖二琨，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]