提供一种使用多个串存储状态信息的非易失性存储器装置和方法。该非易失性存储器装置和方法允许使用多个串来存储状态信息。该非易失性存储器包括能存储至少一个比特的数据的基元、多个串和多个页，在所述多个串的每个中至少两个基元串联，所述页的每个包括多个基元，其中，所述串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。
【技术实现步骤摘要】
本专利技术涉及一种用于使用多个串来存储状态信息的非易失性存储器装置和方法。
技术介绍
多媒体技术的发展已朝向使用大量数据的趋势。另外，随着要求存储多媒体数据的诸如数码相机、数码可携式摄像机和数码记录机的装置的多样化，对存储多媒体数据的非易失性存储器装置的兴趣正在增加。非易失性存储器装置包括需要在写操作之前被执行的擦除操作的诸如NAND闪存装置的存储器装置。通常，存储器根据特定区域中电荷的存在或不存在而具有值“1”或“0”。这些存储器元件构成单个存储器装置。同时，在存储器中可以以各种方式执行输入/输出。多级基元(cell)存储器包括多级基元。这里，“多级”是指多个级别的电荷存在于每个基元中。例如，当存在四个级0到3的电荷状态时，级0指示不存在电荷；级1指示V1或更低的电压的电荷被存储；级2指示V1和V2之间的电荷被存储；级3指示完全存储了V2的电荷。多级基元可存储至少一个比特的信息。基元是存储数据的单个单元。根据基元之间的连接关系和由基元构成的输入/输出单元或擦除单元来提供不同的闪存装置。闪存装置是电可擦除可编程非易失性存储器装置，并且具有低功耗和小体积的优点。然而，为了将数据存储在闪存中，首先必须执行擦除操作。结果，两种类型的状态即已擦除状态和未擦除状态存在。一次擦除的单元(或块)可比一次存储的单元(或页)大。闪存是被创建以指示一次擦除单个块的名称。图1示出传统的NAND闪存的构造。基元100是用于存储信息的最小单元。串310包括串联的基元。基元100包括控制栅极、浮动栅极、源极和漏极。阴离子可在浮动栅极累积，累积状态被定义为“0”或“1”。字线(WL)是多个基元的控制栅极的单元组。WL是NAND闪存中的页单元，并且允许当输入或输出数据时页被选择。页中的基元的信息可以是单个比特，并可通过比特线(BL)被读取或被编程。串选择线(SSL)、组选择线(GSL)和共源极线(CSL)被用于当将数据写入基元或从基元读取数据时或者当块中的所有数据被擦除时控制基元。图2示出图1所示的闪存的图解结构。用圆圈表示图1所示的基元，线连接在圆圈之间以表示在串中基元连接。如上所述，块500是闪存中一次被擦除的单元。多个块包括在闪存中。块500包括其中多个基元串联的多个串310、320和330。如图1所示，在NAND或AND闪存中，第一基元的漏极连接到第二基元的源极。在多个基元之间形成这种连接。页210和220的每个是包括在块500中的另一组成部分，并且对应于图1所示的WL。页210和220的每个是用于数据的输入和输出的单元。每个页210或220包括不同串中相同位置的基元。例如，页A 210包括串310和330中的第一基元。页B 220包括串310和330中的第三基元。在闪存中，每个基元可存储至少一个比特的信息。数据以页为单位被写入(或被编程)，在写入数据之前需要擦除操作。这里，数据以块为单位被擦除。如图1和图2所示，串310、320和330是连接的基元的集合。因此，当数据被编程到页A210时，与页A 210的基元包括在相同的串中的其它基元可能被影响。图3示出传统的NAND闪存的结构。NAND闪存包括多个块，每个块与图2所示的块500相同。每个块包括多个页。每个页包括主串组和备用串组，所述主串组包括主串，所述备用串组包括备用串。主串组中的基元构造至少一个扇区。备用串组是当前不存储数据的空间，被预留作以后存储数据或取代具有错误的基元。通常，每个页具有错误的比特的数量是在主串组和备用串组中具有错误的基元的数量。页是用于逻辑输入/输出的单元，串是物理基元的组。图4示出当在传统的闪存中对特定基元编程时与该特定基元在相同的串中的其它基元被影响的情况。第一基元110被编程以将数据存储在页A 210中。这里，与第一基元110包括在相同的串(即，串310)中的第二基元120也可能被编程。详细地说，3.3V施加到BL2，18V施加到包括数据将被存储在其中的基元的页A 210。由于18V施加到第一基元110的控制栅极，3.3V施加到BL2，所以在第一基元110的源极中的负电荷(即，阴离子)向第一基元110的漏极移动的时候第一基元110的源极中的阴离子在第一基元110的浮动栅极累积。最初，假设阴离子不在包括在页B 220中的第二基元120累积。然而，当电荷正在移动时，阴离子可在第二基元120累积。结果，页B 220中的第二基元120可能会不期望地被编程为1或0。在这种情况下，不期望的数据混乱发生。这里，由于第二基元120包括在页B 220中，所以当页A 210被编程时页B 220最终被编程。通常，为了防止由于当数据正被存储在页中时电源中断而导致错误发生，已提出了一种在在页上执行数据存储之后单独存储指示数据是否已被正常地存储在每个页中的状态信息的方法(美国专利号6,549,457B1)。在该方法中，通过所述状态信息知道在特定页中数据存储是否成功，但是不能防止当所述状态信息被存储时发生的错误。具体地讲，当在存储器中状态信息被存储在基元中时，不能防止当状态信息被存储时发生的错误，所述存储器具有当一个基元被编程时其它基元可能被影响的串结构。例如，参考图4，进行设置以将状态信息存储在与备用串对应的第一串310中。当在数据被编程到页A 210之后第一基元110的值被设置为0时，从第一基元110的值知道数据是否已被存储在页A 210中。然而，当状态信息被编程到第一基元110时，由于第一基元110和第二基元120包括在同一串310中，所以第二基元120也可能被编程。因此，当第二基元120被编程为0时，可能错误地确定数据已被存储在页B 220中。因此，希望防止当状态信息被存储时发生的错误以使数据存储状态可被正确地确定。因为当状态信息被存储时发生的错误给出关于页或扇区的错误信息而不是状态信息自身，所以防止当状态信息被存储时发生的错误是很重要的。具体地讲，希望防止由于电源中断而导致指示数据已被存储在相关页中的不正确状态信息被存储。
技术实现思路
本专利技术提供一种使用多个串中的基元来存储状态信息的非易失性存储器装置和方法。本专利技术还提供一种通过防止串中的状态信息的存储影响其它串来减少当数据被存储时发生的错误的非易失性存储器装置和方法。当回顾以下描述时，本专利技术的上述方面和其它方面、特征和优点将对本领域的技术人员而言变得清楚。根据本专利技术的一方面，提供一种使用多个串来存储状态信息的非易失性存储器。该非易失性存储器包括基元，能存储至少一个比特的数据；多个串，在所述串的每个中至少两个基元串联；和多个页，所述页的每个包括多个基元，其中，所述串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。根据本专利技术的另一方面，提供一种使用多个串来存储状态信息的非易失性存储器装置，该非易失性存储器装置包括非易失性存储单元，包括能存储至少一个比特的数据的基元、多个串和多个页，在所述串的每个中至少两个基元串联，所述页的每个包括多个基元；和存储器控制单元，选择基元以将数据存储在非易失性存储单元中，其中，存储器控制单元控制以使所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状本文档来自技高网...
【技术保护点】
一种使用多个串来存储状态信息的非易失性存储器，该非易失性存储器包括：基元，能存储至少一个比特的数据；多个串，每个串具有串联的至少两个基元；和多个页，每个页包括多个基元，其中，所述多个串包括主串组和备用串组，所 述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。
【技术特征摘要】
KR 2005-3-25 10-2005-00249701.一种使用多个串来存储状态信息的非易失性存储器，该非易失性存储器包括基元，能存储至少一个比特的数据；多个串，每个串具有串联的至少两个基元；和多个页，每个页包括多个基元，其中，所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。2.如权利要求1所述的非易失性存储器，其中，所述备用串的每个包括存储所述状态信息的一个基元和不存储所述状态信息的多个基元。3.如权利要求1所述的非易失性存储器，其中，所述多个页的每个包括多个扇区，所述备用串的每个包括存储关于所述多个扇区之中的至少一个扇区的状态信息的一个基元和不存储所述状态信息的多个基元。4.如权利要求1所述的非易失性存储器，其中，基于备用串组内包括在所述多个页之一中的基元之中的存储关于该一个页的状态信息的基元的值来确定该一个页是否已存储数据。5.如权利要求1所述的非易失性存储器，其中，备用串组内包括在每个页中的多个基元中的至少一些基元存储关于各个页的相同的状态信息。6.如权利要求5所述的非易失性存储器，其中，当在存储关于每个页的状态信息的基元之中多个基元具有相同的值时，确定数据已被存储在各个页中。7.如权利要求1所述的非易失性存储器，其中，所述非易失性存储器包括闪存。8.如权利要求7所述的非易失性存储器，其中，所述闪存是NAND闪存和AND闪存之一。9.一种使用多个串来存储状态信息的非易失性存储器装置，该非易失性存储器装置包括非易失性存储单元，包括能存储至少一个比特的数据的基元、多个串和多个页，每个串具有串联的至少两个基元，每个页包括多个基元；和存储器控制单元，选择基元以将数据存储在非易失性存储单元中，其中，存储器控制单元控制以使所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。10.如权利要求9所述的非易失性存储器装置，其中，所述备用串的每个包括存储所述状态信息的一个基元和不存储所述状态信息的多个基元。11.如权利要求9所述...
【专利技术属性】
技术研发人员：印至晛，李光伦，尹松虎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。