用于非易失性存储器的粗略／精细编程的有效验证制造技术

通过首先实施一粗略编程过程且随后实施一精细编程过程来对一非易失性存储器装置进行编程。通过使用一有效验证方案增强所述粗略／精细编程方法，所述有效验证方案容许对某些非易失性存储单元实施粗略编程过程验证，而对其他非易失性存储单元实施精细编程过程验证。可使用电流吸收、电荷包计量或其它合适方法来完成精细编程过程。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性存储器的技术。
技术介绍
半导体存储器装置愈来愈普遍地用于各种电子装置中。举例而言，非易失性半导体存储器可用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置或其它装置中。电可擦除可编程只读存储器(EEPROM)及快闪存储器即是最受欢迎的非易失性半导体存储器。EEPROM及快闪存储器两者均使用一浮动栅极，所述浮动栅极位于一半导体衬底中的通道区上方并与所述通道区绝缘。所述浮动栅极位于源极区与漏极区之间。一控制栅极设置于所述浮动栅极上方，并与所述浮动栅极绝缘。晶体管的阈电压受浮动栅极上所保持的电荷量控制。换句话说，在接通晶体管以容许其源极与漏极之间导通之前必须施加至控制栅极的最小电压值是由浮动栅极上的电荷电平控制的。某些EEPROM及快闪存储器装置具有一用于存储两个电荷范围的浮动栅极，因此可于两种状态之间编程/擦除所述存储单元。当对一EEPROM或快闪存储器装置进行编程时，通常施加一编程电压至所述控制栅极且将位线接地。来自通道的电子被注入浮动栅极。当电子积聚于浮动栅极中时，浮动栅极会变成带负电荷，且所述存储单元的阈电压升高。通常，编程电压是作为一系列脉冲施加至控制栅极的。所述脉冲的幅值随每一连续脉冲增大一预定步长(例如0.2伏特)。在所述脉冲之间的周期内，实施验证操作。换句话说，在连续编程脉冲之间读取一组正被并行编程的单元中每一单元的编程电平，以确定其是否等于或大于其正编程至的验证电平。一种验证所述编程的方法是在一特定比较点处测试导通。举例而言，于NAND单元中，通过将位线电压自0升高至Vdd(例如2.5伏特)来锁闭那些经验证已充分编程的单元以停止这些单元的编程过程。在某些情况下，将限制脉冲的数量(例如20个脉冲)，且如果最后脉冲未完全编程一既定存储单元，则认为出现错误。于某些实施方案中，于编程之前擦除存储单元(以区块或其它单位)。关于编程的更详细信息可见于2003年3月5日申请且名称为“SelfBoosting Technique”的美国专利申请案第10/379,608号；及2003年7月29日申请且名称为“Detecting Over Programmed Memory”的美国专利申请案第10/629,068号，所述两个申请案的全文均以引用方式并入本文中。图1显示一施加至快闪存储单元的控制栅极(或于某些情况下为导引栅极)的编程电压信号Vpgm。编程电压信号Vpgm包括一系列其幅值随时间增大的脉冲。在所述编程脉冲开始时，所有拟编程的单元的位线(例如连接至漏极)均接地，由此形成一从栅极至通道的Vpgm-0伏特的电压差。一旦一单元达到目标电压(通过编程验证)，相应的位线电压即会升至Vdd，以使存储单元处于编程禁止模式(例如停止对所述单元的编程)。多状态快闪存储单元是通过识别由各禁止电压范围隔离开的多个不同容许电压范围来构建。举例而言，图2显示对应于三个数据位的八个阈值范围(0，1，2，3，4，5，6，7)。其它存储单元可使用多于八个或少于八个的阈值范围。每一不同阈电压范围均对应于所述一组数据位的预定值。在某些实施方案中，使用一格雷码指配方案将所述数据值(例如逻辑状态)指配给所述阈值范围，以便如果一浮动栅极的阈电压错误地偏移至其相邻物理状态，则将仅影响一个位。编程至存储单元内的数据与所述单元的阈电压范围的具体关系取决于所述单元所采用的数据编码方案。举例而言，美国专利第6,222,762号及于2003年6月13日申请且名称为“Tracking Cells For A MemorySystem”的美国专利申请案第10/461,244号即阐述用于多状态快闪存储单元的不同数据编码方案，二者的全文均以引用方式并入本文中。如上文所述，当对快闪存储单元进行编程时，在两个编程脉冲之间验证存储单元，以确定其是否达到目标阈值。一种用于验证的方法是在字线处施加一等于目标阈值的脉冲并确定所述存储单元是否接通。如果是，则所述存储单元已达到其目标阈电压值。对于快闪存储单元阵列，并行验证许多单元。对于多状态快闪存储单元阵列，存储单元将对每一状态实施一验证步骤，以确定存储单元处于哪一状态。举例而言，一能够以八种状态存储数据的多状态存储单元可能需要对七个比较点实施验证操作。图3显示三个编程脉冲10a、10b及10c(每一脉冲也绘示于图1中)。为实施七次验证操作，所述编程脉冲之间有七个验证脉冲。根据所述七次验证操作，所述系统可确定存储单元的状态。在每一编程脉冲之后均实施七次验证操作会减慢编程过程。一种用于减小验证操作的时间负担的方法是使用一更有效的验证过程。举例而言，于2002年12月5日申请且名称为“Smart Verify for Multi-State”的美国专利申请案第10/314,055号揭示一种智能验证过程，所述申请案的全文以引用方式并入本文中。在一使用所述智能验证过程的编程/验证序列期间，在用于多状态存储器的写入序列的一例示性实施例中，于所述过程开始时，在验证阶段期间仅检查所选存储单元正被编程至的多状态范围中的最低状态(例如图2中的状态1)。一旦一个或多个存储单元达到第一存储状态(例如图2中的状态1)，即会将所述多状态序列中的下一状态(例如图2中的状态2)添加至验证过程中。所述下一状态可在最快单元达到所述序列中所述前一状态后立即添加，或者，由于存储器通常设计为经过数个编程步骤从一状态移至另一状态，因而可在延迟数个循环后添加。延迟量既可固定也可使用一基于参数的实施方案，基于参数的实施方案容许根据装置特性来设定延迟量。如上所述继续在验证阶段中将状态添加至正受到检查的组，直至已添加最高状态。同样地，当所有正升至这些电平的存储单元均成功地验证符合所述目标值并被锁闭以不再进一步编程时，可从所述验证组中移除较低的状态。除以合理的速度进行编程外，为实现多状态单元的正确数据存储，多状态存储单元的多个阈电压电平范围应彼此相隔充分的裕量，以便可以清晰的方式来编程及读取存储单元的电平。此外，建议使用一紧密的阈电压分布。为实现一紧密的阈电压分布，通常是使用小的编程步长，从而更缓慢地编程所述单元的阈电压。所期望的阈值分配愈紧密，所述步长即愈小且编程过程即愈缓慢。一种用于实现紧密的阈值分布而不会过度减慢编程过程的解决方案是使用一两阶段编程方法。第一阶段是粗略编程阶段，其包括努力以一较快方式升高阈电压，而相对较不关心紧密阈值分布的实现。第二阶段是精细编程阶段，其努力以一较慢方式升高阈电压，藉以达到目标阈电压且同时也获得一更紧密的阈值分布。可在如下专利文件中找到粗略/精细编程方法的实例，所述专利文件的全文以引用方式并入本文中于2002年1月22日申请且名称为“Non-Volatile Semiconductor Memory Device Adaptedto Store A Multi-Valued Data in a Single Memory Cell”的美国专利申请案第10/051,372号；美国专利第6,301,161号；美国专利第5,712,815号；美国专利第5,220,531号；及美国专利第5,761,222号。当于编程期间验证一存储单元时，某些先前的解决方案将首先实施粗略模式的验证过程，本文档来自技高网...

【技术保护点】
一种用于对非易失性存储元件进行编程的设备，其包括：一与所述非易失性存储元件通信的编程电路；及一个或多个与所述非易失性存储元件通信的验证选择电路，所述一个或多个验证选择电路在所述非易失性存储元件的一第二子集历经精细验证的同时，致使所述非易失性存储元件的一第一子集历经粗略验证。

【技术特征摘要】
【国外来华专利技术】US 2004-1-27 10/766,2171.一种用于对非易失性存储元件进行编程的设备，其包括一与所述非易失性存储元件通信的编程电路；及一个或多个与所述非易失性存储元件通信的验证选择电路，所述一个或多个验证选择电路在所述非易失性存储元件的一第二子集历经精细验证的同时，致使所述非易失性存储元件的一第一子集历经粗略验证。2.根据权利要求1所述的设备，其进一步包括一组位线，所述非易失性存储元件中每一非易失性存储元件均与所述位线中至少一者相关联，所述一个或多个验证选择电路包括一个用于所述位线中每一位线的验证选择电路。3.根据权利要求1所述的设备，其中所述一个或多个验证选择电路包括一个用于一非易失性存储元件子集中每一非易失性存储元件的验证选择电路。4.根据权利要求1所述的设备，其中所述一个或多个验证选择电路中至少一者包括一与一第一非易失性存储元件通信的读出电路；一与所述读出电路通信的编程模式指示电路，其依据所述读出电路来提供一指示所述第一非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的输出；及一与所述编程模式指示电路通信的选择电路，如果所述第一非易失性存储元件处于所述粗略编程模式，那么所述选择电路施加一粗略验证信号至所述第一非易失性存储元件，且如果所述第一非易失性存储元件处于所述精细编程模式，那么所述选择电路施加一精细验证信号至所述第一非易失性存储元件。5.根据权利要求1所述的设备，其中所述一个或多个验证选择电路中至少一者包括一存储单位，所述存储单位存储指示一第一非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的数据；一与一第一非易失性存储元件通信的第一开关；读出电路，其连接至所述第一开关并提供一输出至所述存储单位，所述存储单位使用来自所述读出电路的所述输出来指示所述第一非易失性存储元件是处于所述粗略编程模式还是处于所述精细编程模式；及一第二开关，其与所述存储单位通信并具有一连接至所述读出电路的输出，所述第二开关接收一粗略参考信号及一精细参考信号，并响应所述存储单位而在所述第二开关的所述输出处提供所述粗略参考信号或所述精细参考信号。6.根据权利要求5所述的设备，其中所述非易失性存储元件是快闪存储器装置。7.根据权利要求5所述的设备，其中所述粗略参考信号及所述精细参考信号提供参考电流。8.根据权利要求5所述的设备，其中所述粗略参考信号及所述精细参考信号提供参考电压。9.根据权利要求5所述的设备，其中所述粗略参考信号及所述精细参考信号提供一放电时间的指示。10.根据权利要求1所述的设备，其中所述粗略验证及所述精细验证是使用一放电方法来实施的。11.根据权利要求1所述的设备，其中所述编程电路包括一控制器及一状态机；及所述编程电路与所述一个或多个验证选择电路分离。12.根据权利要求1所述的设备，其中所述非易失性存储元件是多状态快闪存储器装置。13.一种在一非易失性存储元件的编程期间使用的设备，其包括一与所述非易失性存储元件通信的读出电路；及一编程模式指示电路，其依据所述读出电路来提供一指示所述非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的输出；及一与所述编程模式指示电路通信的第一选择电路，如果所述非易失性存储元件处于所述粗略编程模式，那么所述第一选择电路施加一粗略参考信号至所述非易失性存储元件，且如果所述非易失性存储元件处于所述精细编程模式，那么所述第一选择电路施加一精细参考信号至所述非易失性存储元件。14.根据权利要求13所述的设备，其中所述粗略参考信号及所述精细参考信号来自电压源。15.根据权利要求13所述的设备，其中所述粗略参考信号及所述精细参考信号来自电流源。16.根据权利要求13所述的设备，其中所述粗略参考信号及所述精细参考信号指示定时信息。17.根据权利要求16所述的设备，其中所述读出电路包括电子电路以实施一位线放电分析来确定所述非易失性存储元件是否被验证。18.根据权利要求13所述的设备，其中所述非易失性存储元件是一多状态快闪存储器装置。19.根据权利要求13所述的设备，其中所述非易失性存储元件是一快闪存储器装置。20.一种用于对非易失性存储元件进行编程的设备，其包括提供构件，其用于作为一编程过程的一部分将一编程信号提供至所述非易失性存储元件，所述编程过程包括一粗略编程阶段及一精细编程阶段，以使所述非易失性存储元件中的一个或多个处于所述粗略编程阶段，同时所述非易失性存储元件中的一个或多个处于所述精细编程阶段；粗略验证实施构件，其用于对所述一个或多个处于所述粗略编程阶段的非易失性存储元件实施粗略验证，而不对所述一个或多个处于所述粗略编程阶段的非易失性...

【专利技术属性】
技术研发人员：丹尼尔C古特曼，尼玛穆赫莱斯，方玉品，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]