本发明专利技术提供数种方法及电路用于在双位快闪存储阵列中执行高速写入（编程）操作。方法（２００）包含，例如，擦除（２０４）阵列内各单元的第一与第二位成为第一状态，编程（２０６）阵列内各单元的第一位成为第二状态，且随后根据用户的数据编程阵列内一个或更多单元的第二位成为第一与第二状态中的一种，结果该第二位可快速写入（编程）。此外，该电路包含，例如，核心单元阵列（４０２），具有配置成多个阵列部份的双位快闪存储单元。该电路进一步包含控制电路（４０４），配置成可选择性区块擦除该阵列部分中的一个，其中在区块擦除（２０４）的第一阶段，于一个阵列部分内各双位快闪存储单元的第一与第二位位置两者均被移除足够的电荷以实现第一状态。该控制电路（４０４）进一步配置成：在区块擦除的第二阶段（２０６）中，供给电荷至一个阵列部分内各双位快闪存储单元的第一位位置以致随后可快速写入用户的数据至第二位位置。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上为有关存储装置的领域，更特别的是，有关用于在多位快闪存储装置中高速编程的方法及系统。
技术介绍
快闪存储与其它类型的电子存储装置由个别储存且提供数据存取的存储单元(memory cell)构成。第一代类型的存储单元储存称作位的单一二进制部分(binary piece)信息，该二进制部分具有两种可能状态的其中一种状态。通常是将该等单元组织成多单元单元，例如包含8个单元的字节，以及可能包含16个或更多个此种单元的字符，通常配置成8的倍数。通过写入一组特定的存储单元而进行储存数据于该等存储装置架构，有时称作编程该等单元，随后在读取操作中可撷取该数据。除了编程(有时称作写入)与读取操作，也可擦除存储装置中数个群组的单元，其中将群组中之各单元设定为已知的初始状态(例如，“1”)。该个别的存储单元通常包含半导体结构，经设计用来储存一位的数据。例如，许多习知存储单元包含可保存二进制位信息的金属氧化半导体(MOS)装置。擦除、编程、与读取的操作通常通过施加适当的电压至该单元MOS装置的特定端子。擦除或编程操作时，施加电压以致可将电荷储存于该存储单元或从该存储单元中移除。读取操作时，施加适当的电压以致电流可流入该单元，其中该电流量表示储存于该单元的数据值。该存储装置包含适当的电路以便感测所得之单元电流藉此判定储存于其中的数据，然后提供给装置的数据总线端子，供使用该存储装置的系统中之其它的装置存取。快闪存储为一种非挥发性类型存储，在无电力供应下可予以修改及保留其内容。习知单一位快闪存储经制造成在一个单元结构内，其中各快闪存储单元中只储存一位的信息。每一个此种快闪存储单元包含晶体管结构，该晶体管结构具有源极、汲极、与在基板或掺杂井(doped well)内的信道，以及覆置于该信道上的栅极储存结构。栅极储存结构可包含数个形成于掺杂井表面上的介电层。该介电层经常为多层绝缘体(例如，氧化物-氮化物-氧化物(ONO)层)，为具有两层氧化物层夹着一层氮化物层。近来已发展出多位快闪存储，其中各单元可储存两个或更多个物理数据位。双位存储单元通常有对称性，其中汲极与源极端子可互换。当施加适当的电压至栅极、汲极、与源极的端子时，可存取两位中之一个(例如，读取、编程、擦除、验证、或其它的操作)。当对该双位单元施加另一组端子电压时，可存取两位中之另一个。通过施加相对高的电压至栅极与适当的高电压至汲极，以便在靠近汲极的信道中制造“热”(高能量)电子，而可编程典型的双位快闪存储单元。热电子加速通过底部介电层进入电荷捕捉区(例如，氮化物)，且在电荷捕捉层中被捕捉。因有被捕捉的电子，故存储单元的临界电压增加。被捕捉电子所造成的存储单元的临界电压(从而，信道的电导性)的变化即导致存储单元被编程。为读取该存储单元，施加大于未经编程或擦除的存储单元之临界电压但小于已编程的存储单元临界电压之预定栅极电压至栅极。如果该存储单元导通(例如，单元中之感应电流超过最小值)，则该存储单元未被编程(因此该存储单元处于第一逻辑状态，例如，“1”)。不过，如果该存储单元不导通(例如，通过单元的电流没有超过临界值)，则该存储单元已被编程(因而，该存储单元处于第二逻辑状态，例如，“0”)。因此，可读取各个存储单元以便判定它是否已被编程，从而确定该存储单元中数据的逻辑状态。将数个快闪存储单元组织成可个别寻址的单元或群组，例如字节、字符、页、或区块(block)(有时称作区段(sector))，供读取、编程、或擦除操作通过译码电路存取，藉此在特定存储位置内的单元可执行该等操作。存储装置包含适当的译码与群组选定电路以便寻址或译码该等字节、字符、页、或区块，也包含提供电压至操作中单元的电路，以便完成想要的操作。可用各种不同的配置将该等快闪存储单元(不论是单一位或多位)互连。例如，可将单元配置成为一个NOR配置，将一横列单元之控制栅极个别连接至字线，而于一特定直行中之各单元的汲极通过导电位线连接在一起，同时阵列中之所有快闪单元的源极端子连接至毗邻的位线或至公共源极端子。操作时，于此种NOR配置之个别快闪单元经由个别字线与位线使用周边译码器及控制电路而寻址，用来编程(写入)、读取、擦除、或其它功能。另一种习知的单元配置为虚接地(virtual ground)架构，其中横列中之核心单元的控制栅极均连系至公共字线。典型的虚接地架构包含数横列的快闪存储核心单元对，该等单元对具有连接至相关位线的一个单元晶体管之汲极或源极。经由该字线与一对包围该关联单元的位线选定个别的快闪单元。通过施加电压至控制栅极(例如，经由公共字线)及至连接至汲极的位线，同时源极经由另一位线连接至接地(Vss)，而可读取一单元。因此，通过选择性使与待读取单元之源极有关联的位线接地而形成虚接地。核心单元均为双位类型时，上述的连接方式可用来读取单元的第一位，反之通过使连接至汲极的位线接地，并且经由另一位线施加电压至源极端子，同样可读取另一位，从而有效互换源极与汲极区。又另一种习知的单元配置为NAND架构，其中将核心单元耦接成沿着公共位线横列串联。典型的NAND架构包含数横列形成数条位线的串联快闪存储核心单元，其中各横列中之各单元均连接至其各自的字线。各位线通过位于横列顶部与底部的选定栅极晶体管(select gatetransistor)而分别选择性耦接至位线电压(例如，各种操作用之汲极与源极电压)。经由该字线选定一个别的快闪单元并且经由选定栅极晶体管将选定位线耦接至汲极与源极电压。通过施加读取电压(例如，经由选定字线)至控制栅极同时用高电压激活沿着该位线的所有其它字线而读取单元，同时因为沿着该位线的其余单元均被开启，因此经由选定栅极晶体管，将汲极与源极端子均有效耦合至汲极偏压(drainbias)且接地(Vss)。当核心单元为双位类型时，上述的连接方式可用来读取单元的第一位，反之经由使连接至汲极的位线接地，并且经由另一位线(例如，有效互换源极与汲极端子)施加电压至源极端子，同样可读取另一位。快闪存储装置有各种可根据快闪存储架构而改变的性能特性。例如，NOR快闪有相对较长的擦除与写入时间，但有可随机存取任一位置的完全寻址/数据接口。此特性使得该NOR架构适于储存不会频繁更新的程序代码，例如，用于行动电话、数字相机、或个人数字助理(PDA)的程序代码。替换地，NAND快闪有相对较快的擦除与写入时间且有较NOR高的核心单元装填密度(packing density)，不过，他的I/0接口通常是供顺序性的数据存取用。结果，经常将NAND快闪用于大量储存类型的装置，例如可移除式快闪记忆卡，USB随身碟(USB flash drive)以及固态硬盘(solid state disk)。无论如何，经常想要改善读取或编程快闪存储装置的速度。例如，目前编程快闪存储的速度是有点受限的，从而限制快闪存储装置用于需要高速编程的应用系统。就此情形而言，应用系统通常使用其它的存储媒介，例如在复制数据至非挥发储存所(例如，快闪存储)内之前，以DRAM作为暂时快速储存所。因此，亟须改善快闪存储装置的写入性能，尤其是，使想要有高度编程性能及非挥发储存所的应用系统可排除使用其它的储存媒介。
技术实现思路
为供初步了解本专利技术的某些方面，以下将简本文档来自技高网...
【技术保护点】
一种将多位快闪存储阵列划分为快速写入部份与正常写入部份的方法（３００），该方法包含：识别双位快闪存储单元（３１６、３１８、３２０、３２２）的阵列部份用于对其的快速写入操作；以及在对其的写入操作之前，对该已识别的快速写入阵列部 份执行快速写入致能擦除操作（２００），其中该快速写入致能擦除操作不同于待执行于另一阵列部份的擦除操作，该另一阵列部份包含存储单元的正常写入阵列部份，该正常写入阵列部份不被识别用于对其的快速写入操作。
【技术特征摘要】
【国外来华专利技术】US 2004-4-16 60/563,046;US 2005-1-18 10/037,4771.一种将多位快闪存储阵列划分为快速写入部份与正常写入部份的方法(300)，该方法包含识别双位快闪存储单元(316、318、320、322)的阵列部份用于对其的快速写入操作；以及在对其的写入操作之前，对该已识别的快速写入阵列部份执行快速写入致能擦除操作(200)，其中该快速写入致能擦除操作不同于待执行于另一阵列部份的擦除操作，该另一阵列部份包含存储单元的正常写入阵列部份，该正常写入阵列部份不被识别用于对其的快速写入操作。2.根据权利要求1所述的方法，其中执行该快速写入致能擦除操作包含擦除该已识别的快速写入阵列部份中各单元(204)的第一与第二位位置；以及将电荷供给至该已识别的快速写入阵列部份中各单元(206)的该第一位位置，其中供给至该第一位位置的电荷与用户数据无关，从而提供后续快速写入操作给其中各单元的第二位位置。3.根据权利要求1所述的方法，其中识别该快速写入阵列部份包含在命令寄存器(354，406)内与该已识别的快速写入阵列部份有关的位置给命令寄存器加载表示快速写入模式的值；或设定该快闪存储阵列(402)为“快速写入模式”，在此将所有后续的命令视为与快速写入部份有关。4.根据权利要求3所述的方法，进一步包含对该多位快闪存储阵列执行擦除，其中执行该擦除包含识别(316)该存储阵列的待擦除部份；在与该已识别的待擦除阵列部份有关的位置评估该命令寄存器(354，406)的模式；以及基于该评估，在该已识别的阵列部份上执行该快速写入擦除操作(410)，或者与该快速写入擦除操作不同的正常擦除操作(412)。5.根据权利要求1所述的方法，其中该阵列部份(402)包含多个物...
【专利技术属性】
技术研发人员：M伦道夫，D汉密尔顿，R科尔尼采，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。