为易失性存储器中的引导式库刷新提供无缝自刷新的方法和系统技术方案

一种存储器系统，其包含：　　　　一易失性存储器，其具有复数个库且经配置以进入包括一自动刷新模式和一自刷新模式在内的复数个操作模式中的一者；和　　　　一存储器控制器，其经配置以引导所述易失性存储器进入所述复数个操作模式中的一者；　　　　其中一旦所述存储器控制器引导所述易失性存储器进入所述自刷新模式，所述存储器控制器就进一步经配置以向所述易失性存储器提供一入口库地址，所述入口库地址对应于将要在所述自刷新模式期间刷新的第一个库；且　　　　其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以使一出口库地址可由所述存储器控制器使用，所述出口库地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库。

【技术实现步骤摘要】
【国外来华专利技术】
本揭示案一般来说涉及存储器装置，且更具体地说，涉及为易失性存储器中的引导式库刷新提供无缝自刷新的方法和系统。
技术介绍
易失性存储器是通常构造为若干阵列(或库)的存储媒介。每个库均进一步以行和列排列成“存储器单元”矩阵，其中每一列均进一步由存储器的输入/输出(I/O)宽度来划分。存储器内的位置由库、行和列来唯一地指定。存储器控制器可用于通过指示数据的库、行和列位置来从存储器中检索数据。举例来说，对于具有16位外部数据总线的四库128Mb存储器来说，可能的逻辑地址映射包括9位列地址、2位库地址和12位行地址。在读取或写入存储器位置之前，必需首先打开相应的行。打开一行的过程需要最小数目的时钟循环tRCD，其表示行到列延迟。一旦行被打开，就可根据需要来读取或写入所述行内的列地址。对于某些动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM))来说，在任何一个时间只能保持每库有一个行被打开；随后要对相同库但对不同行执行存储器存取需要关闭当前行且打开新的行。在动态易失性存储器的情况下，必须以平均间隔tREF1周期性地刷新或重赋能每个单元，以便维持数据完整性。单元必须被刷新，这是因为它们是根据存储电荷的电容器来设计的，可随着时间放电。刷新是对存储器中的单元进行重充电或重赋能的过程。通常以一次一个行来刷新单元。当前存在经设计以刷新易失性存储器的若干方法。这些方法中的一些(如果不是全部的话)在性能和/或功率上引起高成本。举例来说，有两种通常用于控制现代数字系统中的易失性存储器的刷新的常见方法或技术。一种方法依靠存储器来保持跟踪需要通过使用在存储器上可用的内建刷新机构来刷新的行和库；另一种方法依靠存储器控制器来保持跟踪需要刷新的行和库。易失性存储器的自动刷新和自刷新功能利用第一种常用方法。这些功能使用存储器的内建刷新地址。在存储器的现行使用期间，如果需要刷新循环，那么存储器控制器就对所有库进行预充电，且接着使用自动刷新命令来告知存储器发出一内部刷新循环。一旦接收到自动刷新命令，存储器就使内部刷新地址计数器递增且执行所述内部刷新循环。在自动刷新模式下，存储器使用其内部刷新地址计数器中的刷新地址来确定对哪些行/库执行刷新循环并循环通过相关行。在一个实施中，内部刷新地址计数器包括行地址寄存器和库地址寄存器。内部刷新地址计数器由刷新时钟控制。库地址寄存器递增以循环通过存储库中的每一者，其中库地址寄存器的执行导致行地址寄存器递增。其它实施不具有库地址寄存器，因为同时刷新所有库。本非同时库自动刷新实施的缺点在于，因为存储器控制器不知道将刷新哪个内部库，所以要求存储器控制器在发出自动刷新命令之前关闭所有打开的行。因此，存储器数据总线可用性在自动刷新序列期间为零。此序列最多需要tRP+tRFC+tRCD个循环，其中tRP表示行预充电延迟，tRFC表示刷新循环时间且tRCD表示行到列延迟。对于133MHz存储器来说，此序列可能为16个时钟循环(120ns)。这些循环有时被称为死循环，因为存储器数据总线在此周期期间为不可用的。在非使用周期期间，存储器控制器可将存储器置于自刷新模式下。在自刷新模式下，存储器使用其自己的内部时钟和刷新地址计数器来产生刷新以刷新存储器的行。此方法对于在闲置状态期间节约功率来说是适用的，因为可使用自刷新模式。自刷新状态使用少量功率且通过刷新存储器来维持存储器的内容。由于需要少量功率的缘故，此方法通常用于低功率应用。第二种方法有时用于避免上文所提及的存储器数据总线上的死循环。根据此第二种方法，经由存储器控制器来实现对刷新的控制。此方法不使用在存储器上可用的内建刷新机构中的任一者。在此方法下，在定期给定间隔(tREF1)处，存储器控制器通过使用库/行地址组合以循序方式打开和关闭行来明确地产生刷新。确定刷新速率的刷新时钟以及库/行地址组合都在存储器控制器内部。此方法对于高速/高性能应用来说是最好的。此方法允许存储器控制器刷新特定存储库，且同时许可其它存储库保持打开以供存取，从而导致较高性能；对其它库的读取和写入通常可并行持续且不中断。此方法的不利之处在于，在系统断电或长闲置状态期间，当存储器控制器不在刷新存储器时，存储器不能保持为自刷新状态。如上文所提及，自刷新状态是大多数易失性存储器的内建功能。由于存储器的自刷新功能独立于存储器控制器而使存储在存储器中的刷新地址计数器中的刷新地址(即，行/库地址)递增，所以由存储器维持的刷新地址不与存储器控制器一致或同步。刷新操作可降低存储器子系统的性能，因为每个刷新循环都迫使存储器进入闲置状态，在所述闲置状态期间数据存取不可用。举例来说，如果特定存储库需要刷新循环且同时此库在活动状态下，那么所述库必须关闭以允许发生刷新操作。关闭库意味着要必须延迟任何原打算要执行的数据操作，从而影响系统性能。一些现存方案可用于降低刷新操作的性能影响。此类方案通常涉及使用比所需刷新速率更高的刷新速率，以使得可在一预定刷新周期内刷新更多的存储库。通过使更多的存储库被刷新，降低了必须关闭活动存储库以进行刷新的概率。然而，使用更高的刷新状态具有其缺点。举例来说，刷新速率的增加意味着需要更多的功率，这又导致更低性能。同样，仅仅使用较高刷新速率不总是避免对在需要刷新时关闭活动存储库的需要；在一些情况下，无论如何都必须关闭活动存储库，因此否定了任何来自使用较高刷新速率的益处。因此，会需要提供用于为易失性存储器中的引导式库刷新提供无缝自刷新的更有效的方法和系统。
技术实现思路
在本专利技术的一个方面中，存储器系统包括一易失性存储器，其具有复数个库且经配置以进入包括自动刷新模式和自刷新模式在内的复数个操作模式中的一者；和一存储器控制器，其经配置以引导易失性存储器以进入所述复数个操作模式中的一者，其中一旦存储器控制器引导易失性存储器以自刷新模式运作，存储器控制器就进一步经配置以向易失性存储器提供入口库地址，所述入口库地址对应于要在自刷新模式期间刷新的第一个库，且其中一旦易失性存储器退出自刷新模式，易失性存储器就进一步经配置以使出口库地址可由存储器控制器使用，所述出口库地址对应于在易失性存储器退出自刷新模式之前被刷新的最后一个库。在本专利技术的另一方面中，存储器系统包括一易失性存储器，其具有入口库地址锁存器、出口库地址锁存器和复数个库；和一存储器控制器，其经配置以引导易失性存储器进入包括自动刷新模式和自刷新模式在内的复数个操作模式中的一者，其中一旦存储器控制器引导易失性存储器以自刷新模式运作，存储器控制器就进一步经配置以将入口库地址加载到入口库地址锁存器中，所述入口库地址对应于要在自刷新模式期间刷新的第一个库，且其中一旦易失性存储器退出自刷新模式，易失性存储器就进一步经配置以将出口库地址加载到出口库地址锁存器中，所述出口库地址对应于在易失性存储器退出自刷新模式之前被刷新的最后一个库，且其中出口库地址锁存器可由存储器控制器存取。在本专利技术的又一方面中，存储器系统包括一易失性存储器，其具有复数个库、经配置以存储入口库地址的第一存储构件和经配置以存储出口库地址的第二存储构件；和一存储器控制器，其经配置以引导易失性存储器进入包括自动刷新模式和自刷新模式在内的复数个操作模式中的一者，其中一旦存储器控制器引导易失性存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器系统，其包含一易失性存储器，其具有复数个库且经配置以进入包括一自动刷新模式和一自刷新模式在内的复数个操作模式中的一者；和一存储器控制器，其经配置以引导所述易失性存储器进入所述复数个操作模式中的一者；其中一旦所述存储器控制器引导所述易失性存储器进入所述自刷新模式，所述存储器控制器就进一步经配置以向所述易失性存储器提供一入口库地址，所述入口库地址对应于将要在所述自刷新模式期间刷新的第一个库；且其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以使一出口库地址可由所述存储器控制器使用，所述出口库地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库。2.根据权利要求1所述的系统，其中所述存储器控制器进一步经配置以在所述存储器控制器接收到所述出口库地址之后向所述易失性存储器发出一自动刷新命令以刷新一紧跟在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库后的库。3.根据权利要求1所述的系统，其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以使一出口行地址可由所述存储器控制器使用，所述出口行地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个行。4.根据权利要求1所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。5.一种存储器系统，其包含一易失性存储器，其具有一入口库地址锁存器、一出口库地址锁存器和复数个库；和一存储器控制器，其经配置以引导所述易失性存储器进入包括一自动刷新模式和一自刷新模式在内的复数个操作模式中的一者；其中一旦所述存储器控制器引导所述易失性存储器进入所述自刷新模式，所述存储器控制器就进一步经配置以将一入口库地址加载到所述入口库地址锁存器中，所述入口库地址对应于将要在所述自刷新模式期间刷新的第一个库；且其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以将一出口库地址加载到所述出口库地址锁存器中，所述出口库地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库，且其中所述出口库地址锁存器可由所述存储器控制器存取。6.根据权利要求5所述的系统，其中所述存储器控制器进一步经配置以在所述存储器控制器从所述出口库地址锁存器中检索到所述出口库地址之后向所述易失性存储器发出一自动刷新命令以刷新一紧跟在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库后的库。7.根据权利要求5所述的系统，其中所述易失性存储器进一步包括一出口行地址锁存器，所述出口行地址锁存器可由所述存储器控制器存取；且其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以将一出口行地址加载到所述出口行地址锁存器中，所述出口行地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个行。8.根据权利要求5所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。9.一种存储器系统，其包含一易失性存储器，其具有复数个库、用于存储一入口库地址的第一存储构件和用于存储一出口库地址的第二存储构件；和一存储器控制器，其经配置以引导所述易失性存储器进入包括一自动刷新模式和一自刷新模式在内的复数个操作模式中的一者；其中一旦所述存储器控制器引导所述易失性存储器进入所述自刷新模式，所述存储器控制器就进一步经配置以将所述入口库地址加载到所述第一存储构件中，所述入口库地址对应于将要在所述自刷新模式期间刷新的第一个库；且其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以将所述出口库地址加载到所述第二存储构件中，所述出口库地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库，且其中所述第二存储构件可由所述存储器控制器存取。10.根据权利要求9所述的系统，其中所述存储器控制器进一步经配置以在所述存储器控制器从所述第二存储构件中检索到所述出口库地址之后向所述易失性存储器发出一自动刷新命令以刷新一紧跟在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个库后的库。11.根据权利要求9所述的系统，其中所述易失性存储器进一步包括一用于存储一出口行地址的第三存储构件；且其中一旦所述易失性存储器退出所述自刷新模式，所述易失性存储器就进一步经配置以将所述出口行地址加载到所述第三存储构件中，所述出口行地址对应于在所述易失性存储器退出所述自刷新模式之前被刷新的最后一个行，所述第三存储构件可由所述存储器控制器存取。12.根据权利要求10所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。13.一种存储器系统，其包含一易失性存储器，其具有复数个库、一入口库地址锁存器、一出口库地址锁存器、一刷新时钟和一刷新计数器，所述刷新计数器进一步具有一行地址计数器和一行递增计数器，其中所述刷新时钟经配置以控制所述刷新计数器和所述入口库地址锁存器，其中所述行递增计数器经配置以递增所述行地址计数器；和一存储器控制器，其经配置以控制所述易失性存储器进入一自动刷新模式或一自刷新模式，所述存储器控制器进一步经配置以将一目标库的一库地址加载到所述入口库地址锁存器中；其中所述存储器控制器进一步经配置以引导所述易失性存储器进入所述自动刷新模式以对所述目标库执行一自动刷新操作；其中所述行递增计数器经配置以在每次执行一自动刷新操作时递增；其中所述行递增计数器进一步经配置以在已执行了一预定数目的自动刷新操作之后递增所述行地址计数器；其中所述行地址计数器包括一行地址，所述行地址可用于针对所述自动刷新操作识别所述目标库中的一行；其中一旦所述易失性存储器进入所述自刷新模式，所述易失性存储器就进一步经配置以通过使用存储在所述入口库地址锁存器中的所述库地址和存储在所述刷新计数器中的内容来执行一个或一个以上自刷新操作；其中所述易失性存储器进一步经配置以在每个自刷新操作之后适当时递增所述入口库地址锁存器和所述刷新计数器；且其中一旦所述易失性...

【专利技术属性】
技术研发人员：佩里·威尔曼·小雷马克吕思，罗伯特·迈克尔·沃克，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：