半导体存储器、存储系统和半导体存储器的操作方法技术方案

本发明专利技术公开了一种半导体存储器、存储系统和半导体存储器的操作方法。半导体存储器响应于外部提供的存取请求而在多个存储块之一上执行存取操作。在这时，响应于存取请求，存储控制单元在存储块之一上执行存取操作并且在没有执行存取操作的存储块中的至少一个上执行刷新操作。结果，可以在存取操作的执行期间执行刷新操作而在存取操作与刷新操作之间没有任何冲突。结果，可以缩短存取周期，这可以改善数据传输速率。

【技术实现步骤摘要】

本专利技术涉及自动执行刷新操作的半导体存储器。
技术介绍
诸如伪SRAM之类的半导体存储器在内部自动地生成刷新请求以执行刷新操作，同时系统对此没有察觉。在这种半导体存储器中，考虑到外部存取请求与内部刷新请求之间的冲突，将作为外部存取请求的最小供应间隔的存取周期(定时规范)设为长于存取操作实际所需的时间。这样允许在存取操作之间插入刷新操作。另一方面，诸如DRAM之类的半导体存储器在可执行存取操作的正常操作模式期间除了需要接收存取请求之外还需要接收刷新请求。另外，诸如DRAM之类的半导体存储器具有自刷新模式，在该模式中不执行存取操作并且仅自动执行内部刷新操作。日本未审查的专利申请公开号平7-226077和日本未审查的专利申请公开号2005-203092描述了下述方法，在所述方法中从外部接收指示待刷新的存储体(bank)的地址和指示待存取的存储体的地址并且对不同的存储体执行刷新操作和存取操作。日本未审查的专利申请公开号平10-134569描述了下述方法，在所述方法中从外部指定对之不执行存取操作的存储体并且仅将被指定的存储体转换为自刷新模式。在上述伪SRAM中，通过设定长的存取周期，可顺本文档来自技高网...

【技术保护点】
一种半导体存储器，包括：　　　　多个存储块，每个存储块都具有存储单元；　　　　命令输入单元，从所述半导体存储器的外部接收用于执行存取操作的存取请求，在所述存取操作中将数据输入到所述存储块之一或将数据从所述存储块之一输出；以及　　　　存储控制单元，响应于所述存取请求而在所述存储块之一上执行存取操作并且在没有执行存取操作的存储块中的至少一个上执行刷新操作。

【技术特征摘要】
JP 2006-3-9 2006-0642211.一种半导体存储器，包括多个存储块，每个存储块都具有存储单元；命令输入单元，从所述半导体存储器的外部接收用于执行存取操作的存取请求，在所述存取操作中将数据输入到所述存储块之一或将数据从所述存储块之一输出；以及存储控制单元，响应于所述存取请求而在所述存储块之一上执行存取操作并且在没有执行存取操作的存储块中的至少一个上执行刷新操作。2.根据权利要求1所述的半导体存储器，其中所述存储控制单元包括多个操作控制单元，分别与所述存储块相对应地设置并且控制对所述存储块的操作；以及刷新请求生成单元，以预定周期生成刷新请求并且将生成的刷新请求顺序地输出给所述操作控制单元之一；并且所述操作控制单元中的每一个都包括刷新保持电路，保持所述刷新请求；以及块控制电路，当与没有执行存取操作的存储块相对应的刷新保持电路保持所述刷新请求时，响应于所述存取请求而在存储块上执行存取操作并且在与所述保持刷新请求的刷新保持电路相对应的存储块上执行刷新操作。3.根据权利要求2所述的半导体存储器，还包括定时控制单元，生成用于确定由所述块控制电路输出的存取控制信号的生成定时的公共定时信号，其中通过使用与所述定时信号同步的所述存取控制信号，所述块控制电路在所述存储块上同时执行所述存取操作和所述刷新操作。4.根据权利要求2所述的半导体存储器，还包括感测放大器，布置在彼此邻接的存储块之间并且由所述邻接的存储块所共享；以及刷新保留电路，分别设在所述控制电路中，并且当对应于下述存储块的刷新保持电路保持刷新请求时，响应于该保持而保留待执行的刷新操作的执行，所述存储块与执行所述存取操作的存储块邻接。5.根据权利要求2所述的半导体存储器，其中每个块控制电路响应于所述刷新操作而输出复位信号；并且每个刷新保持电路响应于所述复位信号而取消所保持的刷新请求。6.根据权利要求2所述的半导体存储器，还包括刷新次序控制电路，分别设在所述块控制电路中，并且在多个所述刷新保持电路保持刷新请求时确定执行所述刷新操作的次序。7.根据权利要求6所述的半导体存储器，其中所述刷新次序控制电路按照所述刷新保持电路保持刷新请求的次序来确定执行刷新操作的次序。8.根据权利要求2所述的半导体存储器，其中，所述刷新请求生成单元包括刷新定时器，以预定周期生成触发信号；以及刷新分配电路，响应于所述触发信号而将所述刷新请求顺序地输出给所述操作控制单元之一。9.根据权利要求8所述的半导体存储器，其中以所述存储块的布置方向来布置所述操作控制单元；并且所述刷新分配电路根据所述操作控制单元沿所述布置方向的布置次序来顺序地输出所述刷新请求。10.根据权利要求8所述的半导体存储器，其中以所述存储块的布置方向来布置所述操作控制单元；并且所述刷新分配电路将所述刷新请求输出给沿所述布置方向布置的所述操作控制单元，同时至少每两个操作控制单元就跳过一个操作控制单元。11.根据权利要求8所述的半导体存储器，其中所述刷新分配电路是移位寄存器，该移位寄存器具有串联连接使得末存储级的输出连接到初存储级的输入的多个存储级，并且在其中存储逻辑使得存储级中的至少一个所存储的逻辑与其他存储级的逻辑不同，并且所述移位寄存器响应于所述触发信号而从所述存储不同逻辑的存储级中输出所述刷新请求并执行移位操作。12.根据权利要求2所述的半导体存储器，其中所述操作控制单元中的每一个都包括刷新地址计数器，该刷新地址计数器生成指示出要执行刷新操作的存储单元的刷新地址。13.根据权利要求2所述的半导体存储器，还包括重叠检测电路，分别设在所述操作控制单元中，...

【专利技术属性】
技术研发人员：小林广之，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]