公开了一种能够处理预充电到预充电的限制的存储器控制器。在开始写操作之时，从计时的角度出发跟踪相应的写预充电命令的位置。接着做出关于随后的读预充电命令是否将与任何正在进行的写预充电命令相冲突的确定。在确定出随后的读预充电命令将与任何正在进行的写预充电命令相冲突时，此读预充电命令的发布将被延迟，以便避免任何冲突；而且，维持在此读预充电命令和随后的读预充电命令之间的特定时间间隔。
【技术实现步骤摘要】
本专利技术一般地涉及存储器控制器。更具体而言，本专利技术涉及极限数据速率(XDR)存储器控制器。再具体而言，本专利技术涉及能够处理预充电到预充电的限制的XDR存储器控制器。
技术介绍
存储器控制器典型地被用来调整来自各种请求设备的对存储器设备的访问请求。在从请求设备接收到访问请求及地址和控制信息之后，存储器控制器把地址信息解码为体、行和列地址。接着存储器控制器将地址和控制信号发送到适当的存储器设备用于执行所请求的存储器操作，诸如读或写操作。对于读操作，存储器控制器发送读命令，并接着将从存储器设备检索到的读数据返回请求设备。对于写操作，存储器控制器将写数据连同写命令发送到存储器设备。当执行读和写操作时，存储器控制器负责生成适当的控制信号序列，用于访问存储器设备内所想要的地址。用于操作的控制信号序列典型地包括激活(activate)(或打开)存储器设备内的体的行，接着写入所激活的行中所选择的列或从其读出，并最后预充电(或关闭)所激活的行。关联于写操作的预充电被称为写预充电，而关联于读操作的预充电被称为读预充电。为了使带宽最大化，存储器控制器典型地以流形式来发布读操作和写操作。根据由加拿大Los Altos的Rambus Incorporated所公布的极限数据速率(XDR)动态随机存取存储器(DRAM)规范，可每到第四个命令循环(即，行到行时间＝4)时开始新的读或写操作。此外，不同体组之间的预充电到预充电时间tPP-D是被发布给奇数体组的预充电命令和被发布给偶数体组的预充电命令之间(或者相反情况)的最小时间间隔，且预充电到预充电时间tPP是相同体组之间的最小预充电到预充电时间。在从写操作流到读操作流的转换期间，如果所述操作将进行到不同体组(被称为先读后写)，读预充电命令可能与写预充电命令相冲突。当写操作流与读操作流交叉时，读预充电命令将易于与写预充电命令相冲突，这违反了为1的tPP-D，min。本公开提供了一种在连续发布预充电命令时能够防止上述冲突的XDR存储器控制器。
技术实现思路
根据本专利技术优选实施例，在开始写操作时，从计时角度出发跟踪相应的写预充电命令的位置。接着做出关于随后的读预充电命令是否将与任何正在进行的写预充电命令相冲突的确定。在确定出随后的读预充电命令将与任何正在进行的写预充电命令相冲突时，此读预充电命令的发布将被延迟，以便避免任何冲突；而且，维持在此读预充电命令和随后的读预充电命令之间的特定时间间隔。在以下的详细书面说明中，本专利技术的所有特征和优点将变得明显。附图说明通过参考以下对例示性实施例的详细说明，并连同附图一起阅读，本专利技术本身及其优选使用模式、其进一步的目的以及优点将被最好地理解，在附图中图1是其中结合本专利技术优选实施例的、包括极限数据速率(XDR)存储器子系统的信息处理系统的框图；图2是根据本专利技术优选实施例的、用于当发布连续预充电命令时处理预充电到预充电的限制的来自图1的存储器控制器内的逻辑的框图；图3是在从T1到T45的时段内发布多个预充电命令的示例的时序图；以及图4图示出根据图3的时序图在来自图2的逻辑内加载写预充电记录板的示例。具体实施例方式现在参考附图，并具体地参考图1，描述了其中结合本专利技术优选实施例的、包括极限数据速率(XDR)存储器子系统的信息处理系统的框图。尽管关于图1的信息处理系统9已例示出特定数量和布置的部件，但应该理解，本专利技术的实施例并未被限于具有任何特定数量、类型或布置的组件的系统，且因此许多实施例包括了多种多样的系统类型、体系结构和形式要素(例如，网络部件或节点、个人计算机、工作站、服务器、信息设备、个人数字助理等)。所例示的实施例的信息处理系统9包括使用总线或其它通信媒体耦合于存储器子系统10的处理器11。尽管存储器子系统10已被描述为具体包括随机存取存储器(RAM)，但任意的多种系统存储器类型的存储部件(包括但不局限于只读存储器(ROM)、闪速存储器和高速缓存)可被用在可替换实施例中。同样地，尽管信息处理系统9已被描述为仅包括处理器11和存储器子系统10，但在本专利技术的可替换实施例中，信息处理系统9还可包括耦合于处理器11和存储器子系统10中的一个或多个以便将一个或多个I/O设备(未示出)通信地耦合于信息处理系统9的输入/输出(I/O)接口(未示出)。示例性I/O设备可包括传统的I/O设备，诸如键盘、显示器、打印机、光标控制装置(例如跟踪球、鼠标、输入板等)、扬声器和麦克风；存储设备，诸如固定或“硬”磁媒体存储设备、光存储设备(例如CD或DVD ROM)、固态存储设备(例如USB、Secure Digital SDTM、CompactFlashTM、MMC等)、可移动磁媒体存储设备(诸如软盘和磁带)，或其它存储设备或媒体；以及有线或无线通信设备或媒体(例如，经由调制解调器或直接网络接口访问的通信网络)。如图所示，XDR存储器子系统10包括XDR存储器控制器12和XDR输入/输出单元15以及两个DRAM设备14a-14b。输入/输出单元15提供存储器控制器12和XDR通道之间的物理层接口，并可被视为用于本专利技术目的的串行器/解串行器。在由加拿大Los Altos的Rambus Incorporated所公布的XIO规范中可找到关于输入/输出单元15的细节，在此将其相关内容引入作为参考。诸如在数据处理或“信息处理”系统中，XDR存储器子系统10被示出为通过总线连接到处理器11，如本领域技术人员所公知的那样。DRAM设备14a-14b优选地是XDR DRAM设备。在由Rambus7所公布的XDR DRAM规范中可找到关于XDR DRAM设备14a-14b的细节，在此将其相关内容引入作为参考。现在参考图2，描述了根据本专利技术优选实施例的、用于当发布连续预充电命令时处理预充电到预充电的限制的存储器控制器12内的逻辑的框图。如图所示，所述逻辑包括用于基于已开始但尚未完成的写操作而从计时的角度出发跟踪每个正在进行的写预充电命令的位置的写预充电记录板(scoreboard)21。写预充电记录板21还用于确定是否随后的读预充电命令将与正在进行的写预充电命令冲突。如果预期到写预充电命令和随后的读预充电命令之间的冲突，则写预充电记录板21将适当的延迟时间tRASAdd提供给随后的读预充电命令，以延迟读预充电命令的发布，以避免写预充电命令和读预充电命令之间的冲突。添加延迟时间tRASAdd意味着存储器控制器12将临时地增加行断言时间(row assert time)，取决于延迟时间tRASAdd的值，所述行断言时间将读预充电命令延迟一个、两个或三个命令循环。如果随后的读预充电命令的发布不然将会导致它与写预充电命令相冲突，则具有值为1的延迟时间tRASAdd将被添加到所述读命令。如果在先读转换之后的第二读操作的发布不然将导致相关联的第二读预充电命令与写预充电命令相冲突，则延迟时间tRASAdd的值变成2。同样地，如果在先读转换之后的第三读操作的发布不然将导致相关联的第三读预充电命令与写预充电命令相冲突，则延迟时间tRASAdd的值变成3。延迟时间tRASAdd的最大值优选地是3，因为4或更大的值将开始与之后的写预充电命令相互作用。如果当tRASAdd延迟时间的值已经为3时第四读操作试本文档来自技高网...
【技术保护点】
一种用于存储器控制器当发布预充电命令时处理预充电到预充电的限制的方法，所述方法包括：在开始写操作时，从计时角度出发确定用于所述写操作的写预充电命令的位置；确定是否将预期到在所述写预充电命令和随后的读预充电命令之间的计时参数违反；以及响应确定出预期到在所述写预充电命令和随后的读预充电命令之间的计时参数违反，延迟执行所述随后的读预充电命令，以避免可能的计时参数违反。
【技术特征摘要】
US 2005-11-29 11/289,0531.一种用于存储器控制器当发布预充电命令时处理预充电到预充电的限制的方法，所述方法包括在开始写操作时，从计时角度出发确定用于所述写操作的写预充电命令的位置；确定是否将预期到在所述写预充电命令和随后的读预充电命令之间的计时参数违反；以及响应确定出预期到在所述写预充电命令和随后的读预充电命令之间的计时参数违反，延迟执行所述随后的读预充电命令，以避免可能的计时参数违反。2.如权利要求1所述的方法，其中所述确定使用写预充电记录板。3.如权利要求1所述的方法，其中所述延迟还包括维持在所述随后的读预充电命令和下一读预充电命令之间的特定时间距离。4.如权利要求3所述的方法，其中所述延迟是通过将适当的时间延迟tRASAdd值加到有效tRAS计时参数而实现的。5.如权利要求4所述的方法，其中所述延迟包括增加用于与所述随后的读预充电命令相关的读操作的行断言时间，其取决于所述时间延迟tRASAdd值将所述随后的读预充电命令延迟一、二或三个循环。6.如权利要求4所述的方法，其中所述时间延迟tRASAdd值通过比较所述写预充电记录板的三个最高比特和当前的tPPcnt值来确定。7.如权利要求4所述的方法，其中，如果开始读操作将使随后的读预充电命令与写预充电命令相冲突，则将时间延迟tRASAdd值1添加到随后的读预充电命令。8.如权利要求7所述的方法，其中，如果开始第二读操作将使得相关联的第二读预充电命令与所述写预充电命令相冲突，则所述时间延迟tRASAdd值变为2。9.如权利要求8所述的方法，其中，如果开始第三读操作将使得相关联的第三读预充电命令与所述写预充电命令相冲突，则所述时间延迟tRASAdd值变为3。10.如权利要求1所述的方法，其中所述存储器控制器是极限数据速率存储器控制器。11.一种能够当发布预充电命令时处理预充电到预充电的限制的存储器控制器，所述存储器控制器包括用于在开始写操作时从计时角度出发确定用于所述写操作的写预充电命令的位置的装置；用于确定是否将预期到在所述写预充电命令和随后的读预充电命令之间的计时参数违反的装置；以及响应于确定出将预期到在所述写预充电命令和随后的读预充电命令之间的计时...
【专利技术属性】
技术研发人员：马克戴维贝罗斯，利安阿贝尔赫肯道夫，保罗艾伦甘菲尔德，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。