一种能够通过接口转换技术实现的固态盘，在本发明专利技术中得到充分地表述。这项接口转换技术就是从ＡＴＡ接口到ＤＤＲ接口（见摘要附图）。接口转换过程分四个步骤：（１）ＡＴＡ接口分别通过两个通道：传送数据到ＦｉＦｏ，和传送控制信息到控制逻辑；（２）控制逻辑对控制信息的分析处理产生新的信息，并将新的相关控制信息分别通过控制信息通道送到ＦｉＦｏ，和ＤＤＲ接口；（３）ＦｉＦｏ根据控制信息将数据送到ＤＤＲ接口；（４）ＤＤＲ接口对控制信息和数据加工，从而实现固态盘的整体转换功能。本发明专利技术是根据现场可编程门阵列芯片ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）设计的。ＦＰＧＡ是是美国Ｘｉｌｉｎｘ公司１９８５年推出的ＳｐａｎｔａｎⅢ系列产品。根据ＡＴＡ接口规范与ＤＤＲ接口规范对接口类型和数量上的要求以及本发明专利技术的设计规模，我们采用的是ＸＣ３Ｓ２００芯片。
【技术实现步骤摘要】
本专利技术涉及计算机外部存储设备:磁盘的革新。具体地说,多年来，传统机械式 硬盘一直被用来作为计算机的外部存储设备，随着新的磁盘存储器(例如，ATA接口 的DDR固态盘)的提出，在磁盘的存储速度、防震性能、体积等技术方面都将有重 大的革新。
技术介绍
当前，计算机通用的外部存储器是磁盘，就是传统的机械式硬盘,这是用来存储 数据必备的外部设备，硬盘里存放着包括操作系统和各种各样的应用程序的计算机 软件。从机械式硬盘诞生之日起,到现在的四，五十年中，硬盘驱动器在控制技术、接 口标准、机械结构等方面进行了一系列的重大改进，新的机械式硬盘技术不断涌现， 并得到广泛的应用。从市场来看，磁盘的容量、体积、速度和性能方面仍有待进一 步提高方能满足用户的需求。另一种是以通用串行总线USB (Universal Serial Bus)为接口的闪盘，这是一个 容量较大的存储设备，只要计算机上有USB插口就可以使用；虽然读写速度慢一些， 但可以随意更换盘，且兼容性较高和防震性能好，仍受到用户广泛地重视。新近出现的一种存储器是以ATA接口的双倍数据速率DDR (Double Data Rate) SDRAM的固态盘。比起前两种盘，固态盘有它显著的特点，如读写速度快，写操 作次数没有限制等。表l给出这三种盘的性能比较-有关盘的存储技术方面亦有相应的专利知识产权。例如，专利号为ZL 01114762.8 (2004年4月28日)的使用半导体存储设备的数据安全存取方法和系统 和专利号为US 6,148,354 (2000年11月14日)的通用串行总线个人电脑闪存盘的 结构(Architecture for a universal serial bus-based PC flash disk)。这两个专禾!j文献 涉及到的USB接口和闪存盘都是成熟的技术，但在这些专利中，将其组合在一起， 也体现了一种创新的亮点。<table>table see original document page 5</column></row><table>表l:三种盘的性能比较同样地，ATA接口， DDR接口是成熟的技术，但以ATA接口和DDR盘的组合 而形成新的固态盘，确是继传统的机械式盘和闪盘之后出现的具有创新亮点的事物。 由于DDR盘使用了更多更先进的同步电路，因此，DDR实际上不需要提高时钟频率 就能加倍提高同步动态存储器SDRAM (Synchronous Dynamic RAM)的速度，它允 许在时钟脉冲的上边沿和下边沿传输数据，这就使得DDR的速度是标准SDRAM的 两倍；而且容量上还有了提高。当然，由于SDRAM的数据易失性，ATA接口禾QDDR 接口组合的固态盘必须工作在有稳定电源支持的情况下。
技术实现思路
本专利技术是一项接口转换技术。即从ATA接口到DDR接口 (如图l所示)，从而 实现固态盘的功能。接口转换过程分四个步骤(1) ATA接口分别通过两个通道 传送数据到FiFo，和传送控制信息到控制逻辑；(2)控制逻辑对控制信息的分析处 理产生新的信息，并将新的相关控制信息分别通过控制信息通道送到FiFo，和DDR 接口； (3) FiFo根据控制信息将数据送到DDR接口； (4) DDR接口对控制信息 和数据加工，从而实现固态盘的整体转换功能。本专利技术是根据现场可编程门阵列芯 片FPGA (Field Programmable Gate Array)设计的。根据ATA接口规范与DDR接 口规范对接口类型和数量上的要求以及本专利技术的设计规模，我们采用的是美国 Xilinx公司推出的Spantan III系列XC3S200型芯片。(1) ATA接口ATA是一种异步接口协议，需要使用异步接口电路完成信息的同步工作。ATA 规范定义了 12个寄存器，这些寄存器通过FPGA随机存储器实现对信息的监控。ATA接口中的DMA的功能接收输入clk， reset, dior—, diow一和dmack等控制信息 和输出dmarq和iody等控制信息。ATA接口中的接tJ模块&功能是利用FPGA芯 片中的Block Ram实现ATA协议中规定的接口寄存器，并保存Identify信息。我们选用的RAM是一个双端口 (A和B)器件；A和B两端口可分别对整个RAM空 间进行读写操作，互不妨碍。在本专利技术的设计中，RAM的A端口由ATA的相关逻 辑控制；B端口由控制逻辑控制，并向RAM中实现的状态寄存器中返回当前指令 的状态信息。(2) 控制逻辑控制逻辑主要由微控制器和FiFo控制逻辑，以及信息传送通道组成。1) 微控制器微控制器的主要功能是完成ATA命令解析，初始化DDR等任务。微控制器对 DDR与ATA釆用统一的编址。使用微控制器完成这些任务，可以有效地利用FPGA 芯片内部的RAM资源，减少硬件设计的复杂程度。控制信息包括控制端口和控制 数据。端口分布概况是，0~7， Oxf是ATA—侧的接口； 9 0xb是FiFo控制逻辑与 部分DDR的接口 ； 0xc 0xe是与DDR的接口 。2) FiFo控制逻辑FiFo控制逻辑主要完成的任务是匹配DDR与ATA的数据速率，避免数据丢失。 FiFo控制逻辑状态图包含以下几种状态-Idle:无操作状态；Write:等待端口A (ATA侧)写数据状态；Write—wait:当端口 A接收到足够的数据时，转向DDR写的状态(端口 B); Pre—read:从端口 B (DDR侧)读入数据到FiFo的状态； Rea—d:等待从端口 A (ATA侧)取一定量数据的状态； Read—wait:从端口B (DDR侧)读入数据到FiFo的状态。 通过&上状态协调数据从ATA到DDR的传输速率，该部分逻辑配合DDR控制模块、微控制解析命令的执行状态来控制数据流入流出DDR模块，完成数据的读写与存储，实现模拟硬盘的功能。3) 微控制器程序流程图微控制器的工作是通过微控制器程序实现的。微控制器程序流程包括 初始化DDR程序根据协议要求初始DDR颗粒(即一个DDR芯片，它的规格包括:容量、位宽、块地址、行地址和列地址；及映射后的块地址、行地址列地址。)；等待ATA命令程序PC停止取命令，并等待ATA—侧发信号激活PC; 判断ATA命令程序判断需运行哪一条与ATA命令相关的子程序，并控制 程序执行流程，填写ATA侧的状态寄存器；ATA命令子程序保证ATA按照协议要求完成；Soft—reset命令以上的各个状态下，当接到ATA —侧发送的Soft_reset命令 时，设置—状态寄存器，并返回到等待ATA命令的状态。(3) FiFoFIFO(First-In First-Out)是先入先出。FiFo的功能由FPGA中的Block RAM直接实现。FiFo有A和B两个端口，FiFo的A端口接收数据，FiFo的B端口发送数据 到ATA接口一侧。(4) DDR接口 DDR接口由ECC模块和DDR控制器两部分实现1) ECC模块利用海明编码技术提高数据的可靠性。海明编码是一种可以纠 错的编码。它是利用在k位信息增加r位，构成一个n = k+r位的码字，然后利用 数学演算法来校验nb本文档来自技高网...
【技术保护点】
一种由接口转换技术实现固态盘的方法，即从ＡＴＡ接口到ＤＤＲ接口的技术转换。接口转换过程分四个步骤： １）ＡＴＡ接口分别通过两个通道：传送数据到ＦｉＦｏ，和传送控制信息到控制逻辑； ２）控制逻辑对控制信息的分析处理产生新的信息，并将新的相关控制信息分别通过控制信息通道送到ＦｉＦｏ，和ＤＤＲ接口； ３）ＦｉＦｏ根据控制信息将数据送到ＤＤＲ接口； ４）ＤＤＲ接口对控制信息和数据加工，从而实现固态盘的整体转换功能。
【技术特征摘要】
1.一种由接口转换技术实现固态盘的方法，即从ATA接口到DDR接口的技术转换。接口转换过程分四个步骤1)ATA接口分别通过两个通道传送数据到FiFo，和传送控制信息到控制逻辑；2)控制逻辑对控制信息的分析处理产生新的信息，并将新的相关控制信息分别通过控制信息通道送到FiFo，和DDR接口；3)FiFo根据控制信息将数据送到DDR接口；4)DDR接口对控制信息和数据加工，从而实现固态盘的整体转换功能。2. 根据权利要求1所叙述的方法,其中ATA接口的功能是 ATA是一种异步接口协议。ATA接口中的数据同步逻辑是通过数据通道将数据送到FiFo。 ATA接口中的 DMA的功能接收输入和输出控制信息。ATA接口中的接口模块的功能是利用FPGA 芯片中的Block Ram实现ATA协议中规定的接口寄存器，并保存Identify信息。FPGA 的Block RAM是一个双端口 (A和B)器件；A和B两端口可分别对整个RAM空 间进行读写操作，互不妨碍。在本发明的设计中，RAM的A端口由ATA的相关逻 辑控制；B端口由控制逻辑控制，并向RAM中实现的状态寄存器中返回当前指令 的状态信息。3. 根据权利要求1所叙述的方法，其中第二项控制逻辑的结构是由微控制器和 FiFo控制逻辑，以及信息传送通道组成。1) 微控制器微控制器的主要功能是完成命令解析，初始化DDR等任务。微控制器对DDR 与ATA采用统一的编址。使用微控制器完成这些任务，可以有效地利用FPGA芯 片内部的RAM资源，减少硬件设计的复杂程度。控制信息包括控制端口和控制数 据。端口分布概况是，0~7， f是ATA —侧的接口； 9~b是FiFo控制逻辑与部分 DDR的接口； c^是与DDR的接口。2) FiFo控制逻辑FiFo控制逻辑主要完成的任务是匹配DDR与ATA的数据速率，避免数据丢失。 FiFo控制逻辑状态图包含以下7种状态(详细情况见具体实施方式)Idle, Write, Write_wait， Pre—read, Read禾Q Read—wait。通过这些工作状态...
【专利技术属性】
技术研发人员：林琦，
申请(专利权)人：北京赫芯斯信息技术有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。