静态随机存取存储器和静态随机存取存储器电压控制方法技术

提供了一种静态随机存取存储器（“ＳＲＡＭ”），其包括被排列在阵列中的多个静态随机存取存储器单元。该阵列包括多行和多列。所述静态随机存取存储器包括与所述阵列的所述多列中的各列相对应的多个电压控制。所述多个电压控制电路的每一个耦接到电源的输出，每个电压控制电路具有这样的功能，该功能用来暂时减小提供给属于静态随机存取存储器的列中被选中的列的多个静态随机存取存储器单元的电源输入的电压。在将比特写入属于被选中的列的静态随机存取存储器单元之一的写入操作期间，选择被选中的列，并且减小对于该列的电源电压。

【技术实现步骤摘要】

本专利技术涉及静态随机存取存储器(“SRAM”)，特别涉及具有用于改变向其提供的电压电平的电路的静态随机存取存储器。此外，本专利技术的多个方面涉及操作静态随机存取存储器的方法，在所述静态随机存取存储器中，改变提供给静态随机存取存储器的电压电平。
技术介绍
静态随机存取存储器唯一地适合于它们在处理器和用于存储数据的其它设备中起到的功能，其中期望对于所述数据的快速(低周期(cycle)时间)和迅捷(ready)(低等待时间)的存取。处理器中的某些类型的存储器几乎一直是用诸如高速缓冲存储器、控制存储器、缓冲存储器、包括输入输出接口的指令流水线和数据流水线、以及用于直接存储器存取(“DMA”)接口的缓冲器之类的静态随机存取存储器来实现。此外，用于通信接口的某些存储器(例如网络适配器缓冲器等)也为了速度和低等待时间而使用静态随机存取存储器。由于常常将静态随机存取存储器并入在实现其它功能所在的芯片(例如处理器(也被不同地称为微处理器和中央处理单元(“CPU”)))，因此它们必须在与处理器所必须忍受的操作条件同样困难的操作条件下运行。具体地说，静态随机存取存储器必须在与处理器同样宽的操作温度范围内运行，并且必须能够忍受与处理器同样程度的电源电压波动(例如噪声干扰)。此外，被包含在具有其它功能的芯片中的一个或多个静态随机存取存储器的尺寸越来越大。即使对于被包含在诸如处理器的其它芯片中的静态随机存取存储器，静态随机存取存储器存储数千万比特也并不罕见。此外，为了满足对于特定应用集成电路(“ASIC”)的日益增长的需求，理想的是提供能够被包含在多功能芯片中的具有大容量的静态随机存取存储器宏(macro)(“宏”是功能模块)，尽管将其中使用的晶体管的和电压按比例调整(scale)到空前小的尺寸和值。将静态随机存取存储器中的存储单元或“静态随机存取存储器单元”排列在静态随机存取存储器单元的阵列或“静态随机存取存储器阵列”中。字线(“WL”)沿着跨过静态随机存取存储器阵列的行的方向延伸。位线沿着跨过静态随机存取存储器阵列的列的方向延伸。典型地，一条字线WL连接到静态随机存取存储器阵列中一行单元的每个单元。典型地，承载互补信号的两条位线连接到静态随机存取存储器阵列中一列单元中的每个单元，并且一条字线承载表示位信号的实际状态的“真实”信号，而另一条位线承载表示位信号的反相形式的“互补”信号。当静态随机存取存储器阵列中每个单元的尺寸随着新一代的静态随机存取存储器减小时，在每个单元中使用的场效应晶体管(“FET”)的阈值电压面对增大的可变性。此外，向静态随机存取存储器阵列提供电力所用的电压电平随着新一代静态随机存取存储器的引入而减小或“按比例调整”。静态随机存取存储器单元的FET的阈值电压的增大的可变性和减小的电源电压电平使得更难以确保在静态随机存取存储器操作期间保持某些错误容限。这种错误容限对静态随机存取存储器保持存储在其中的数据的完整性的能力具有直接影响。显然，要求在静态随机存取存储器操作期间出现极少量的这种错误。常常根据“sigma”的数目来测量最多可容忍的错误或者这种错误的上限，sigma代表表示这种错误的出现的分布曲线中的标准偏差。如当前制造的那样，静态随机存取存储器每个静态随机存取存储器阵列可以具有数百万个单元，上限通常被设置为每个静态随机存取存储器阵列一个或两个错误。换言之，例如，最大可容忍的错误率被设置为例如每十亿份一份(part)或两份的水平。这转换为大约5.2sigma。需要在静态随机存取存储器中保持的错误容限包括存取扰动(disturb)容限(“ADM”)和写入容限(“WRM”)。当静态随机存取存储器单元被部分选中时，存储在静态随机存取存储器单元中的比特的状态更加有可能经历自发反转。存取扰动容限(ADM)是当在读取或写入操作期间存取静态随机存取存储器的单元时，存储在静态随机存取存储器阵列的被部分选中的单元中的比特的状态将从一个状态自发改变为另一状态(例如从“高”翻转为“低”状态)的可能性的量度。当连接到未被选中的静态随机存取存储器单元的字线被激活时，该单元被“半”选中。换言之，当存取连接到相同字线的另一单元以进行读取或写入操作时，单元被半选中。在存取静态随机存取存储器中的单元期间，这种被“半”选中的单元更易于受到干扰，因为在这种存取期间，当这种单元没有被存取时，它们常常受到潜在干扰的影响。另一个必须满足的错误容限是在给定提供给静态随机存取存储器单元的位线信号的强度以及被分配用来将位的状态写入静态随机存取存储器单元的时间的情况下将位的状态写入静态随机存取存储器单元的能力。这里，重要的是静态随机存取存储器单元具有足够的驱动电流以便在向其提供的位线信号的影响下从一个稳定状态改变为另一状态。如果未能利用提供给静态随机存取存储器单元的比特写入该静态随机存取存储器单元，则数据完整性受到影响。WRM与这一类型的错误的出现有关。这里，同样，重要的是将这一类型的错误减少到极少的量。与ADM相似，通常根据与错误出现分布的中心的标准偏差或“sigma”来测量WRM。如在上面的情况中那样，WRM应当优选地被保持在高sigma数字上，即优选地被保持在大约5.2或更大的sigma值上。按比例调整提供给每个后续的一代静态随机存取存储器的静态随机存取存储器阵列的每个静态随机存取存储器单元的一个或多个电压仅仅增大了获得所希望的ADM和所希望的WRM的难度。尽管电压被按比例调整，已经提出了各种方法以便提供高ADM。增大每个n型FET(“NFET”)和p型FET或(“PFET”)的阈值电压有助于提高ADM。然而，这种方法有可能使WRM变差。在静态随机存取存储器中，在每个静态随机存取存储器单元中可用的驱动电流量已经由于按比例调整电压而受到限制。结果，升高N型场效应晶体管和P型场效应晶体管的阈值电压使得N型场效应晶体管更弱并且P型场效应晶体管更强。尽管静态随机存取存储器单元在这样的状态下变得更稳定，但是写入每个静态随机存取存储器单元变得比以前更难。此外，无论升高N型场效应晶体管的阈值电压还是降低P型场效应晶体管的阈值电压，ADM和WRM往往不同地响应温度。例如，当首先导通包含静态随机存取存储器的芯片时或者当该芯片以较低的频率运行时，ADM的sigma值往往在较低的温度下较高。另一方面，ADM的sigma值随着升高的温度而变得更低。另一方面，WRM的sigma值可能在较低的温度下较低，并且WRM的signal值可以随着升高的温度而变得更高。随着在未来一代的静态随机存取存储器中进一步按比例缩小晶体管的尺寸，在操作所要求静态随机存取存储器(和包含它们的处理器)的温度范围上获得关于ADM和WRM二者的理想sigma值变得更加困难。提供用于具有P型场效应晶体管传输门(passgate)的静态随机存取存储器单元的写入方案是在被共同转让给Wong的美国专利第6549453号(“‘453专利”)中占主要位置的一个目标。在该‘453专利中描述的一个方案中，在对存储器单元的数据写入操作期间，将提供给存储器单元的电压从一个电平调整为另一电平。提供电路，通过该电路，在数据写入操作期间，提供给存储器单元的上拉器件的电源电压“下浮”到较低的电平。此外，在其中描述的一个或本文档来自技高网...

【技术保护点】
一种静态随机存取存储器，包括：多个静态随机存取存储器单元，其被排列在阵列中，所述阵列包括多行和多列；和对应于所述阵列的所述多列的各列的多个电压控制电路，所述多个电压控制电路的每一个耦接到电源的输出，每个所述电压控制电路用来暂时减小提供给属于所述多列中被选中的列的多个静态随机存取存储器单元的电源输入的电压，所述被选中的列在将比特写入属于所述被选中的列的所述多个静态随机存取存储器单元之一的写入操作期间被选择。

【技术特征摘要】
US 2005-11-29 11/164,5561.一种静态随机存取存储器，包括多个静态随机存取存储器单元，其被排列在阵列中，所述阵列包括多行和多列；和对应于所述阵列的所述多列的各列的多个电压控制电路，所述多个电压控制电路的每一个耦接到电源的输出，每个所述电压控制电路用来暂时减小提供给属于所述多列中被选中的列的多个静态随机存取存储器单元的电源输入的电压，所述被选中的列在将比特写入属于所述被选中的列的所述多个静态随机存取存储器单元之一的写入操作期间被选择。2.如权利要求1所述的静态随机存取存储器，还包括多条位线，至少一条位线对应于所述阵列的所述多列中的每一列，其中，被排列在所述阵列中的所述多个静态随机存取存储器单元中的每一个包括一对交叉耦接的互补金属氧化物半导体CMOS反相器以及一对对应的传输门，每个所述CMOS反相器具有耦接在所述静态随机存取存储器单元的所述电源输入和地之间的导电路径，所述一对对应的传输门中的每一个具有耦接在所述一对CMOS反相器之一的各个栅极输入和对应于所述静态随机存取存储器单元所属的列的所述至少一条位线之一之间的导电路径。3.如权利要求2所述的静态随机存取存储器，其中，所述传输门的每一个包括n型场效应晶体管。4.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括n型场效应晶体管和p型场效应晶体管，所述N型场效应晶体管和所述P型场效应晶体管中的每一个具有连接到电源输出的导电路径。5.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括第一p型场效应晶体管和第二P型场效应晶体管，所述第二P型场效应晶体管将栅极和漏极端连接到一起。6.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括第一p型场效应晶体管和第二P型场效应晶体管，所述第二P型场效应晶体管将栅极和漏极端连接到一起，并且每个所述电压控制电路还包括n型场效应晶体管，其具有耦接在所述第一和第二P型场效应晶体管的所述漏极端与地之间的导电路径。7.如权利要求1所述的静态随机存取存储器，其中，所述多个电压控制电路中的每一个用来在第一时间点上，将提供给所述多个静态随机存取存储器单元的电源输入的电压减小到第二电...

【专利技术属性】
技术研发人员：兰迪W曼，罗伯特C王，戴维J韦杰，韦恩F埃利斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]