静态随机存取存储器和静态随机存取存储器电压控制方法技术

提供了一种静态随机存取存储器（“ＳＲＡＭ”），其包括被排列在阵列中的多个静态随机存取存储器单元。该阵列包括多行和多列。所述静态随机存取存储器包括与所述阵列的所述多列中的各列相对应的多个电压控制。所述多个电压控制电路的每一个耦接到电源的输出，每个电压控制电路具有这样的功能，该功能用来暂时减小提供给属于静态随机存取存储器的列中被选中的列的多个静态随机存取存储器单元的电源输入的电压。在将比特写入属于被选中的列的静态随机存取存储器单元之一的写入操作期间，选择被选中的列，并且减小对于该列的电源电压。

【技术实现步骤摘要】

本专利技术涉及静态随机存取存储器(“SRAM”)，特别涉及具有用于改变向其提供的电压电平的电路的静态随机存取存储器。此外，本专利技术的多个方面涉及操作静态随机存取存储器的方法，在所述静态随机存取存储器中，改变提供给静态随机存取存储器的电压电平。
技术介绍
静态随机存取存储器唯一地适合于它们在处理器和用于存储数据的其它设备中起到的功能，其中期望对于所述数据的快速(低周期(cycle)时间)和迅捷(ready)(低等待时间)的存取。处理器中的某些类型的存储器几乎一直是用诸如高速缓冲存储器、控制存储器、缓冲存储器、包括输入输出接口的指令流水线和数据流水线、以及用于直接存储器存取(“DMA”)接口的缓冲器之类的静态随机存取存储器来实现。此外，用于通信接口的某些存储器(例如网络适配器缓冲器等)也为了速度和低等待时间而使用静态随机存取存储器。由于常常将静态随机存取存储器并入在实现其它功能所在的芯片(例如处理器(也被不同地称为微处理器和中央处理单元(“CPU”)))，因此它们必须在与处理器所必须忍受的操作条件同样困难的操作条件下运行。具体地说，静态随机存取存储器必须在与处理器同样宽的操作温度范本文档来自技高网...

【技术保护点】
一种静态随机存取存储器，包括：多个静态随机存取存储器单元，其被排列在阵列中，所述阵列包括多行和多列；和对应于所述阵列的所述多列的各列的多个电压控制电路，所述多个电压控制电路的每一个耦接到电源的输出，每个所述电压控制电路用来暂时减小提供给属于所述多列中被选中的列的多个静态随机存取存储器单元的电源输入的电压，所述被选中的列在将比特写入属于所述被选中的列的所述多个静态随机存取存储器单元之一的写入操作期间被选择。

【技术特征摘要】
US 2005-11-29 11/164,5561.一种静态随机存取存储器，包括多个静态随机存取存储器单元，其被排列在阵列中，所述阵列包括多行和多列；和对应于所述阵列的所述多列的各列的多个电压控制电路，所述多个电压控制电路的每一个耦接到电源的输出，每个所述电压控制电路用来暂时减小提供给属于所述多列中被选中的列的多个静态随机存取存储器单元的电源输入的电压，所述被选中的列在将比特写入属于所述被选中的列的所述多个静态随机存取存储器单元之一的写入操作期间被选择。2.如权利要求1所述的静态随机存取存储器，还包括多条位线，至少一条位线对应于所述阵列的所述多列中的每一列，其中，被排列在所述阵列中的所述多个静态随机存取存储器单元中的每一个包括一对交叉耦接的互补金属氧化物半导体CMOS反相器以及一对对应的传输门，每个所述CMOS反相器具有耦接在所述静态随机存取存储器单元的所述电源输入和地之间的导电路径，所述一对对应的传输门中的每一个具有耦接在所述一对CMOS反相器之一的各个栅极输入和对应于所述静态随机存取存储器单元所属的列的所述至少一条位线之一之间的导电路径。3.如权利要求2所述的静态随机存取存储器，其中，所述传输门的每一个包括n型场效应晶体管。4.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括n型场效应晶体管和p型场效应晶体管，所述N型场效应晶体管和所述P型场效应晶体管中的每一个具有连接到电源输出的导电路径。5.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括第一p型场效应晶体管和第二P型场效应晶体管，所述第二P型场效应晶体管将栅极和漏极端连接到一起。6.如权利要求1所述的静态随机存取存储器，其中，每个所述电压控制电路包括第一p型场效应晶体管和第二P型场效应晶体管，所述第二P型场效应晶体管将栅极和漏极端连接到一起，并且每个所述电压控制电路还包括n型场效应晶体管，其具有耦接在所述第一和第二P型场效应晶体管的所述漏极端与地之间的导电路径。7.如权利要求1所述的静态随机存取存储器，其中，所述多个电压控制电路中的每一个用来在第一时间点上，将提供给所述多个静态随机存取存储器单元的电源输入的电压减小到第二电...

【专利技术属性】
技术研发人员：兰迪W曼，罗伯特C王，戴维J韦杰，韦恩F埃利斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]