用于存储多值数据的非易失性半导体存储器制造技术

根据本发明专利技术的非易失性半导体存储器包括：存储单元阵列，包括用于存储多个页面上的数据的多值存储单元；数据处理电路，用于执行用于从存储单元阵列读取数据的读取操作和用于以页面为单元向存储单元阵列写入数据的编程操作；以及控制电路，用于控制数据处理电路的操作，该控制电路根据执行编程操作的页面顺序，通过多值存储单元的阈值电压沿正向转换来执行编程操作的方式，来改变与多值存储单元的阈值电压分布对应的数据分配。

【技术实现步骤摘要】

本专利技术涉及一种用于通过电子重写来存储多值数据的非易失性半导体存储器。
技术介绍
近年来，非易失性半导体存储器(特别是闪存)可电子重写数据，并且在电源断开的状态中也可以保持该数据。因此，许多非易失性半导体存储器已经用作用于诸如移动电话、数字照相机、和硅音频播放器之类的便携式设备的数据存储的存储器。 这些便携式设备处理具有大数据量的图像、动画和音乐数据。因此，在非易失性半导体存储器中，需要进一步实现容量增加和成本减少。能够实现容量增加和成本减少的非易失性半导体存储器示例包括NAND型闪存。 此外，为了实现更好的容量增加和成本减少，已经有力地研究和开发了使用用于在一个存储单元中存储具有2位或更多位的数据的多值技术的NAND型闪存。 例如，过去已经提出了一种在一个存储单元中具有两位数据的非易失性半导体存储器，即在一个存储单元中具有四个不同的阈值电压(见JP-A-2001-93288)。 图12是示出在JP-A-2001-93288所描述的非易失性半导体存储器中的存储单元的阈值电压分布与数据之间的关系、以及写入和读取方法的图。图13是示出在JP-A-2001-93288所描述的本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，包括：　　　　存储单元阵列，包括用于存储多个页面上的数据的多值存储单元；　　　　数据处理电路，用于执行用于从该存储单元阵列读取数据的读取操作、和用于以页面为单元向该存储单元阵列写入数据的编程操作；以及　　　　控制电路，用于控制该数据处理电路的操作，　　　　其中该控制电路根据将执行编程操作的页面顺序，以执行多值存储单元的阈值电压的正向转换来执行编程操作的方式，改变与多值存储单元的阈值电压分布对应的数据分配。

【技术特征摘要】
JP 2005-12-28 379641/051.一种非易失性半导体存储器，包括存储单元阵列，包括用于存储多个页面上的数据的多值存储单元；数据处理电路，用于执行用于从该存储单元阵列读取数据的读取操作、和用于以页面为单元向该存储单元阵列写入数据的编程操作；以及控制电路，用于控制该数据处理电路的操作，其中该控制电路根据将执行编程操作的页面顺序，以执行多值存储单元的阈值电压的正向转换来执行编程操作的方式，改变与多值存储单元的阈值电压分布对应的数据分配。2.根据权利要求1的非易失性半导体存储器，还包括编程顺序信息储存器，用于存储在编程操作的执行中的页面顺序；其中所述控制电路通过参考编程顺序信息，来确定与存储单元的阈值电压分布对应的数据，而执行读取操作。3.一种非易失性半导体存储器，包括存储单元阵列，包括多值存储单元，用于将第一页面和第二页面上的数据分配到在“状态0”、“状态1”、“状态2”、和“状态3”中设置的不同阈值电压，并存储该数据；数据处理电路，用于执行编程操作和读取操作，其中所述编程操作用于将从外部供应的第一或第二逻辑电平的数据以页面为单元写入到存储单元阵列，所述读取操作用于从该存储单元阵列读取数据；以及控制电路，用于根据将执行编程操作的页面顺序，来控制数据处理电路的操作，其中，在将按照第一页面和第二页面的顺序执行编程操作的情况中，在第一页面的编程操作中，当将编程第一逻辑电平时，该控制电路保持“状态0”，而当将编程第二逻辑电平时，该控制电路执行从“状态0”到“状态1”的改变；以及在第二页面的编程操作中，在第一逻辑电平存储在第一页面的情况中，当将编程第一逻辑电平时，该控制电路保持“状态0”，而当将编程第二逻辑电平时，该控制电路执行从“状态0”到“状态3”的改变，以及，在第二逻辑电平存储在第一页面中的情况中，当将编程第一逻辑电平时，该控制电路保持“状态1”，而当将编程第二逻辑电平时，该控制电路执行从“状态1”到“状态2”的改变，以及在将按照第二页面和第一页面的顺序执行编程操作的情况中，在第二页面的编程操作中，当将编程第一逻辑电平时，该控制电路保持“状态0”，当将编程第二逻辑电平时，该控制电路执行从“状态0”到“状态2”的改变，以及在第一页面的编程操作中，在第一逻辑电平存储在第二页面的情况中，当将编程第一逻辑电平时，该控制电路保持“状态0”，而当将编程第...

【专利技术属性】
技术研发人员：河野和幸，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]