非易失性存储器设备和处理从存储单元读取的数据的方法技术

包括用于把全局数据线驱动器的输入线与电源电压线连接／断开的预充电晶体管的存储器设备比不包括它的存储器设备的功耗要高，原因在于即使处于待用状态也存在经过该预充电晶体管的微小但重要的电流。利用在新颖的存储器设备中执行的一种方法，通过仅仅当同时满足页面缓冲器的使能信号被置为有效、选择了低电压运行模式并且所述存储器设备不处于待用状态，或者所述存储器设备处于待用状态但从存储器单元所读取的数据为高电平时，才开启所述预充电晶体管，就解决了这一问题。

【技术实现步骤摘要】

本专利技术涉及存储器设备，尤其是涉及包括具有改进体系结构的全据时出错的存储器设备.
技术介绍
在所谓的页面模式中组织并运行的非易失性存储器设备包括称为 页面緩冲器的电路，所述电路专门用于存储要在存储单元阵列的 寻址位置编程的数据和要从存储单元阵列的寻址位置读取的数据.所 述页面緩冲器包括页面的每个存储单元的数据驱动器，用于输出所读 取的数据.为了理解页面緩冲器在读取操作期间的运行，我们参考图1的经典方案.基本上，在每个读取操作期间，当使能信号PBDO被置为有 效(asserted)时，页面緩冲器(PAGE BUFFER)的数据驱动器把从 各个存储单元读取的数据DATA转移至该緩冲器的输出节点.所述数据驱动器的输出被连接到多路复用器COLUMN MUX (列 多路复用器)的输入，所述多路复用器选择由地址信号YA<i>、 YB<i> 和YCO所标识的数据驱动器所提供的数据，当笫二使能信号DOEN 被置为有效时，全局数据线驱动器把该所选择的数据转移至存储器设 备的全局数据线.如图1所示，从存储单元所读取的数据必须经由级联的四个晶体 管传播而到达所述全局数据线驱动器，如果该数据处于电源电压电 平，則在这些晶体管上的电压降可能是相关的，并且信号nDL可能不 会处于足以开启晶体管NO的电压电平.因此，在这种情况下信号nDL—N会保持高电平，并且因此当笫二 使能信号DOEN被置为有效时，二输入的反相器就把不正确的数据 GDL转移至该存储器设备的全局数据线。当存储器以相对较低的电源 电压(例如，1.8V)运行时，就可能会发生这种缺陷.这一问题在包括如图2所示的全局数据线驱动器的存储器设备的 现代体系结构中得以克服.在这些存储器设备中，全局数据线驱动器通常包括预充电晶体管po，用于把所述全局数据线驱动器的输入线与所述存储器设备的电源电压线连接/断开，当页面援冲器的数据驱动器的使能信号PBDO被置为有效并且当选择了所述存储器设备的低(电 源)电压运行模式时，该预充电晶体管由控制信号PRE一N接通.通常， 通过把外部提供的逻辑命令SUPPLY18切换为高电平来选择该低电压 运行模式.利用以上的解决方案，即使当运行在低电压模式时，数据也能够 被正确地转移至全局数据线.不幸的是，人们发现包括困2电路的存储器设备的功耗比包括图1 电路的存储器设备要高.
技术实现思路
申请人进行了广泛的调查得出了以下结论，由于即使在待用状态 下也存在经过晶体管po的微小但重要的电流的原因，包括图2的电路 的存储器设备的功耗比包括图1电路的存储器设备的功耗要高.即使当数据nDL为低电平时，该电流也非常微小，原因在于晶体 管po即使在导电状态也通常具有相对较大的电阻.但是，进行的调查 使得把数据DDL为低电平时电流吸收的这种增加归结于预充电晶体管 po更为可信.实际上，在存储器设备中，存在许多全局数据线驱动器， 当所述存储器处于待用状态并且所读取的数据nDL为低电平时，由这 些全局数据线驱动器所吸收的电流被累加起来.这似乎解释了所观察 到的功耗的增加.根据在本专利技术的存储器设备中执行的本专利技术的方法，通过仅仅当 同时满足页面援冲器的使能信号PBDO被置为有效、选择了低电压运 行模式并且所述存储器设备不处于待用状态，或者所述存储器设备处 于待用状态但从存储单元所读取的数据nDL为高电平时，才开启所述 预充电晶体管，就解决了这一问題.该预充电晶体管在所有其他情况 下都被安全地关闭.本专利技术定义于所附的权利要求之中.附图说明将参考所附图对本专利技术进行描述，其中图1示出了已知的全局数据线驱动器；图2示出了较为新近的全局数据线驱动器；图3示出了本专利技术的存储器设备的全局数据线驱动器； 图4是本专利技术的存储器设备的主要信号的时序图. 具体实施例方式图3示出了本专利技术的存储器设备的全局数据线驱动器的优选实施 例.不同于图2所示的电路，这种新颖的全局数据线驱动器具有预充 电控制电路，该预充电控制电路生成控制信号PRE一N，从而仅仅在由 于前述介绍中所述原因存在而有必要对该全局数据线驱动器的输入线 进行预充电时，才开启预充电晶体管PO.根据本专利技术的方法，仅当同时满足外部命令SUPPLY18为高电平 (即存储器设备运行于低电压模式)，使能信号PBDO为高电平(即 页面緩冲器准备好输出所读取的数据)并且当内部生成的辅助逻辑信 号PRE为高电平时，晶体管PO才开启.当待用信号ACTCHIP为高 电平时(即存储器设备并不处于待用状态)或当待用信号ACTCHIP 为低电平(即存储器设备处于待用状态)但输入到全局数据线驱动器 的数据nDL为高电平时，该PRE信号为高电平。本领域任何技术人员将立即认识到，用于生成辅助信号PRE的电 路可以用许多其它的形式来实现，例如使用逻辑门.图4是图3中用于读取操作的电路的主要信号的样本时序图，在 该读取操作期间，存储器设备从活动状态切换至待用状态.步骤Fl:在页面緩冲器(P2 PMOS和N5 NMOS)的数据驱动器中准备 DATA, PBDO信号为1 (VDD) . YBO和YCO信号也为1， 并且它们在所有步骤中都保持在高逻辑电平.地址信号YAO为0 (GND)，因此不执行从笫i个页面緩冲器的数据转移.相反，地址 信号YA〈-:^为1，因此选择第(i-l)个页面援冲器(P2， PMOS和 N5，NMOS).页面援沖器的选择是按顺序进行的，因此信号YA〈i-l〉 和YAO不能够都为活动的.所读取的数据DATA，经过NMOS晶体管 Nl，、 N2，、 N3和N4被转移至全局数据线驱动器的输入线nDL。信号 SUPPLY18信号在所有步骤期间都为1，用于选择低电压运行模式. 存储器设备在执行读取操作中，因此它处于活动状态(信号ACTCHIP 为1)。第二使能信号DOEN为1，并且全局数据线驱动器根 据DATA的值来驱动全局数据线GDL,如果DATA为0并且DATA，为1因此线nDL为0，那 么它的被反转的复制品nDI^N为1，并且在全局数据线GDL上输 出的数据为1.如果DATA为1并且DATA，为0，线nDL 为1，那么它的反转的复制品nDL一N为0，并且在全局数据线 GDL上输出的数据为0.因为信号ACTCHIP为1，所以无论 DATA，的值是多少，辅助信号PRE均为1，因此PM^N节点为0 并且PMOS晶体管PO处于导电状态.步骤F2:地址信号YA^-^为0并且YAO为1，并且这些电平在步 骤3期间保持恒定.数据DATA经过NMOS晶体管Nl、 N2、 N3和 N4转移，并且线nDL、 nDI^N和GDL被充电为相反的值.辅助信号PRE和控制信号PRE一N保持它们在步琛Fl中的值，因 此，PMOS晶体管P0仍然为开启的.万一 DATA为L，即nDL 为H，这有助于对nDL进行充电.步猓F3:选择信号ACTCHIP切换至0，因此该存储器设备进入待用状 态.因而，辅助信号PRE为信号nDL一N的反转的复制品，原因在于 PMOS晶体管P4或NMOS晶体管N7与PMOS晶体管P5和NMOS 晶体管N6 —起都处于导电状态.如果DATA为0 ， nDL信号为1并且nDL_N为0，则 辅助信号PRE为1，如在步骤F2中的那样。控制信号本文档来自技高网...

【技术保护点】
一种在页面模式中运行的非易失性存储器设备，包括：　　　　页面缓冲器，包括多个数据输出驱动器，它们均由平行分布的使能信号（ＰＢＤＯ）所使能，用于输出从存储器的被访问页面所读取的数据，　　　　选择多路复用器，由地址信号（ＹＡ，ＹＢ，ＹＣ）控制，用于选择出现在所述数据驱动器之一的输出的数据，　　　　全局数据线驱动器，与所述多路复用器的输出耦合，用于当第二使能信号（ＤＯＥＮ）被置为有效时转移所选择的数据，所述全局数据线驱动器包括：　　　　由预充电控制信号（ＰＲＥ＿Ｎ）开启的预充电晶体管（Ｐ０），其把所述全局数据线驱动器的输入线连接至所述存储器设备的电源线，　　　　生成所述预充电控制信号（ＰＲＥ＿Ｎ）的预充电控制电路，所述预充电控制信号（ＰＲＥ＿Ｎ）用于当所述第一使能信号（ＰＢＤＯ）被置为有效并且同时命令信号（ＳＵＰＰＬＹ１８）被置为有效时，开启所述预充电晶体管（Ｐ０）以选择所述存储器设备的低电压运行模式，　　　　其特征在于，所述预充电控制电路被输入所述第一使能信号（ＰＢＤＯ）、所述命令信号（ＳＵＰＰＬＹ１８）、所述读取数据的复制品和用于把存储器设备设置在待用状态的待用信号（ＡＣＴＣＨＩＰ），并且生成所述预充电控制信号（ＰＲＥ＿Ｎ），所述预充电控制信号（ＰＲＥ＿Ｎ）仅当下列条件全部被验证通过时才开启所述预充电晶体管（Ｐ０）：　　　　－所述第一使能信号（ＰＢＤＯ）被置为有效；　　　　－所述命令信号（ＳＵＰＰＬＹ１８）被置为有效；　　　　－所述存储器设备不处于待用状态，或所述存储器设备处于待用状态但是所述全局数据线驱动器的输入线上的数据处于高逻辑电平。...

【技术特征摘要】
EP 2006-7-28 06425537.51.一种在页面模式中运行的非易失性存储器设备，包括页面缓冲器，包括多个数据输出驱动器，它们均由平行分布的使能信号(PBDO)所使能，用于输出从存储器的被访问页面所读取的数据，选择多路复用器，由地址信号(YA，YB，YC)控制，用于选择出现在所述数据驱动器之一的输出的数据，全局数据线驱动器，与所述多路复用器的输出耦合，用于当第二使能信号(DOEN)被置为有效时转移所选择的数据，所述全局数据线驱动器包括由预充电控制信号(PRE_N)开启的预充电晶体管(P0)，其把所述全局数据线驱动器的输入线连接至所述存储器设备的电源线，生成所述预充电控制信号(PRE_N)的预充电控制电路，所述预充电控制信号(PRE_N)用于当所述第一使能信号(PBDO)被置为有效并且同时命令信号(SUPPLY18)被置为有效时，开启所述预充电晶体管(P0)以选择所述存储器设备的低电压运行模式，其特征在于，所述预充电控制电路被输入所述第一使能信号(PBDO)、所述命令信号(SUPPLY18)、所述读取数据的复制品和用于把存储器设备设置在待用状态的待用信号(ACTCHIP)，并且生成所述预充电控制信号(PRE_N)，所述预充电控制信号(PRE_N)仅当下列条件全部被验证通过时才开启所述预充电晶体管(P0)-所述第一使能信号(PBDO)被置为有效；-所述命令信号(SUPPLY18)被置为有效；-所述存储器设备不处于待用状态，或所述存储器设备处于待用状态但是所述全局数据线驱动器的输入线上的数据处于高逻辑电平。2. 如权利要求l所述的非易失性存储器设备，其中所述全局数据 线驱动器包括第一反相器，其在输入线上接收由所述选择多路复用器所选择的 数据(nDL)，并且在所述全局数据线驱动器的内部线(nDL_N)上 生成其反转的复制品；与所述第 一反相器级联并且由笫二使能信号(DOEN)控制的笫二 反相器，其把所述反转的复制品(nDL一N)转移至所述全局数据线驱 动器的输出线(GDL).3. 如权利要求2所述的非易失性存储器设备，其中所述电路装置 包括二输入的反相器，其接收所述反转的复制品(nDL_...

【专利技术属性】
技术研发人员：J朴，DS宋，
申请(专利权)人：意法半导体亚太私人有限公司，海力士半导体有限公司，
类型：发明
国别省市：SG[新加坡]