【技术实现步骤摘要】
本专利技术涉及非易失性存储设备，更具体地，涉及用于非易失性存 储设备的解码器。
技术介绍
典型地，闪存设备是电可擦除和/或可编程的，并且经常被用于相 对大单位的数据存储。例如，闪存广泛地用于将基本输入输出系统 (BIOS)存储于硬盘中的某个位置、将通信协议存储于移动电话中、 作为数字摄像机中的图像存储器、以及其它存储应用。与其它类型的非易失性存储设备相比，NOR类型的闪存设备典型 地具有相当大的编程和读取速度。典型的NOR类型的闪存设备包括 位于字线和位线的各个交叉点处的存储单元。每个存储单元典型地包 括位于源极区和漏极区之间的控制栅和浮置栅。控制栅典型地与字线 耦合，漏极区典型地共同与字线耦合，以及源极区典型地接地。典型 地，将浮置栅设置在沟道区和控制栅之间。图1是示意性地示出了传统的NOR类型的闪存设备的方框图。 示出了存储块BLKIO、 12、 14和16以及读出放大器S/A20。例如， 存储块10可以具有512K个存储单元，字线WL的数量可以是1024， 以及位线BL的数量可以是512。字线与行解码器X-DEC 30和31相 连，以及位线响应于输出自列解...
【技术保护点】
一种用于非易失性存储器的解码器，所述解码器包括： 电平移动器，配置用于：响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压；以及 多个局部字线驱动器，每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于：当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。
【技术特征摘要】
KR 2006-11-2 2006-01075541.一种用于非易失性存储器的解码器，所述解码器包括电平移动器，配置用于响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压；以及多个局部字线驱动器，每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。2. 根据权利要求1所述的解码器，其中，所述全局字线的第一状 态在电平移动器的输入处产生第三电压，其中，所述全局字线的第二 状态在电平移动器的输入处产生第四电压，以及其中，所述第一和第二电压具有相反的极性。3. 根据权利要求2所述的解码器，其中，所述全局字线的第一状态与全局字线的选择相对应，以及其中，所述全局字线的第二状态与 全局字线的未选择相对应。4. 根据权利要求2所述的解码器，其中，所述第一电压为负，以 及所述第二电压为正。5. 根据权利要求1所述的解码器，其中，每个局部字线驱动器包括PMOS晶体管，具有与相应的部分字线相耦合的源极、与相应的 局部字线相耦合的漏极、以及与电平移动器的输出相耦合的栅极；以 及NMOS晶体管，具有与相应的局部字线相耦合的源极、与具有公 共电压的节点相耦合的漏极、以及与电平移动器的输出相耦合的栅极。6. 根据权利要求5所述的解码器，其中，所述具有公共电压的节点包括接地节点。7. 根据权利要求1所述的解码器，其中，所述电平移动器包括输入节点预加压电路，配置用于当全局字线未被选择时，将电 平移动器的输入预加压至第三电压；以及当全局字线被选择时，允许 将电平移动器的输入驱动至第四电压；以及电压移动电路，与电平移动器的输入相耦合，并配置用于将电平 移动器的输入处的第三和第四电压映射为电平移动器的输出处的第一 和第二电压。8. 根据权利要求7所述的解码器 其中，所述输入节点预加压电路包括PMOS晶体管，配置为电阻器，并耦合于电源节点和电平移 动器的输入节点之间；以及反相器，具有与电平移动器的输入相耦合的输入，以及与电 压移动电路的第一输入相耦合的输出；以及其中，所述电压移动电路具有与电平移动器的输入相耦合的第二 输入。9. 根据权利要求8所述的解码器，其中，所述电压移动电路包括第一PMOS晶体管，具有与电平移动器的输入相连的栅极以及与 正电源节点相连的源极；第二PMOS晶体管，具有与反相器的输出相连的栅极以及与正电 源节点相连的源极；第一 NMOS晶体管，具有与第二 PMOS晶体管的漏极相连的栅 极、与第一PMOS晶体管的漏极相连的漏极、以及与具有第一电压的 节点相连的源极；第二 NMOS晶体管，具有与第一 NMOS晶体管的漏极相连的栅 极、与第二PMOS晶体管的漏极相...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。