使用电平移动的非易失性存储设备的解码器及解码方法技术

一种用于非易失性存储器的解码器，包括电平移动器，该电平移动器配置用于：响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压。该解码器还包括多个局部字线驱动器，其中的每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于：当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。全局字线的第一状态可以在电平移动器的输入处产生第三电压，全局字线的第二状态可以在电平移动器的输入处产生第四电压，以及该第一和第二电压可以具有相反的极性。

【技术实现步骤摘要】

本专利技术涉及非易失性存储设备，更具体地，涉及用于非易失性存 储设备的解码器。
技术介绍
典型地，闪存设备是电可擦除和/或可编程的，并且经常被用于相 对大单位的数据存储。例如，闪存广泛地用于将基本输入输出系统 (BIOS)存储于硬盘中的某个位置、将通信协议存储于移动电话中、 作为数字摄像机中的图像存储器、以及其它存储应用。与其它类型的非易失性存储设备相比，NOR类型的闪存设备典型 地具有相当大的编程和读取速度。典型的NOR类型的闪存设备包括 位于字线和位线的各个交叉点处的存储单元。每个存储单元典型地包 括位于源极区和漏极区之间的控制栅和浮置栅。控制栅典型地与字线 耦合，漏极区典型地共同与字线耦合，以及源极区典型地接地。典型 地，将浮置栅设置在沟道区和控制栅之间。图1是示意性地示出了传统的NOR类型的闪存设备的方框图。 示出了存储块BLKIO、 12、 14和16以及读出放大器S/A20。例如， 存储块10可以具有512K个存储单元，字线WL的数量可以是1024， 以及位线BL的数量可以是512。字线与行解码器X-DEC 30和31相 连，以及位线响应于输出自列解码器的列解码信号，通过列通过电路 Y-PASS 40而选择性地与读出放大器20相连。行解码器可以选择一个字线，而列解码器可以选择一个位线。读出放大器20读出所选单元是 关单元或开单元，根据与所选字线和所选位线相连的存储单 元的状态来放大位线电压。图2是示出了图1的存储设备的存储块中的存储单元的电路图。 存储单元包括单元晶体管CTR1。单元晶体管CTR1包括控制栅和浮 置栅。控制栅与字线WL相连。单元晶体管CTR1的漏极与位线BL 相连，以及源极通过源极线SL与接地端子相连。图3是示出了图1和图2中所示的NOR类型的闪存设备的传统 读取操作的电路图。当选择了单元晶体管CTR10时，选择了与单元晶 体管CTR10相连的字线S—WL和位线S—BL。与其它行单元晶体管中 的其它单元晶体管CTR12-15相连的其它字线US—WL未被选择，与 单元晶体管CTRll、 CTR13、 CTR15相连的位线US—BL未被选择。 所选位线S_BL是通过响应于列选择信号yi来使用列通过晶体管SW1 而将该位线耦合到读出放大器S/A而选择的。通过响应于另一个列选 择信号yj来将列通过晶体管SW2断开，将未选择的位线US—BL与读 出放大器S/A分开。例如，在读取操作中，当给所选字线S—WL施加5V电压，而给 未选择的字线US_WL施加OV电压时，与所选字线S一WL和所选位 线S一BL相连的所选单元晶体管CTR10是关单元，单元电流Icell 近似为零，这使得对其预先加压的所选字线S一WL的电压保持为逻辑 高值。如果所选单元晶体管CTR10是开单元，则单元电流 Icell具有较大值，这使得所选位线S—BL的电压在经过一定时间量之 后接近逻辑低。为了读出所选单元的状态，响应于列选择信号yi， 在适当的时间点处打开读出放大器S/A，并执行读出和放大操作。图4是示出了 NOR类型的闪存设备的传统编程操作的电路图。 为了将预预字线S一WL和位线S—BL相连的所选单元晶体管CTR20编 程(program)为关条件，给所选字线S—WL施加例如10V的编 程电压。给所选位线S—BL施加例如5V的偏置电压，而将与未选择 的单元晶体管CTR21、 CTR22相连的未选择的字线US—WL、源极线 SL、以及未选择的位线(未示出)接地。这个偏置条件支持使用沟道热电子(CHE)注入的编程方案，其中，通过将热电子注入所选单元CTR20的浮置栅来增加该单元晶体管的阈值电压。已编程的闪存单元 CTR20防止电流从其漏极区流到其源极区。图5是示出了用于NOR类型的闪存设备的传统擦除操作的电路 图。为了擦除存储单元晶体管CTR51，使位线BL和源极线SL浮置 (float)。给字线WL施加例如-8V的负电压。给单元晶体管CTR51 的衬底施加例如8V的体(bulk)电压Vbulk。字线电压和衬底(体) 电压都是示例，也可以使用其它电压电平。浮置栅中的电子凭借 Fowler-Nordheim (FN)隧道效应穿过隧道氧化层到达半导体衬底。可 以通过在存储单元CTR51的浮置栅和半导体衬底之间形成相对高的 电场来引起隧道效应。图6是用于在图1所示的存储设备中选择字线的传统解码器的电 路图。该解码器响应于给读全局字线GWL—RD或写全局字线 GWL—WT以及多条部分字线PWLO〉-PWL〈7〉中的相应一个所施加 的信号组合，来选择多条局部字线WL<0>-WL<7〉(分别与多个单元 相连)中的一个。例如，为了选择局部字线WLO以用于读操作，将 读全局字线GWL一RD驱动至高电平，以导通NMOS晶体管NM61。 PMOS晶体管PM61和PM62的电流驱动能力低于NMOS晶体管 NM61 ，因此节点N60被驱动至线nSS—RD的电压，线nSS一RD在读 操作中具有近似OV的电压。当选择部分字线PWLO时，局部字线WLO具有施加给部分字 线PWLO的电压。例如，可以将部分字线PWLO驱动为近似5V， 而将其它部分字线PWL<1>- PWL〈7〉保持在近似0V。与部分字线 PWL<0>-PWLO相对应的互补部分字线nPWL<0〉-nPWL〈7〉具有与 部分字线PWLO-PWIX7〉相反的逻辑电平。例如，当部分字线 PWL〈0〉为近似5V时，互补部分字线nPWLO具有低电平，例如近 似0V，这使得NMOS晶体管NM64截止。部分字线PWL<1>-PWL<7> 为近似0V，并且互补部分字线1^^\^<1>-1^\\^<7〉具有高电平(例如 VCC电平)，这使得相应的NMOS晶体管NM65导通。给未选择的局部字线提供外部电压Vex。该外部电压Vex可以是地电压VSS。例如，当读全局字线GWL—RD或写全局字线GWL—WT 未被选择时，节点N60具有Vpx电平，并且局部字线驱动器60-67的 NMOS晶体管NM63、 NM65导通。给部分字线PWL<0>-PWL〈7〉施 加近似0V，并且互补部分字线nPWLO-nPWL〈7〉具有互补电压(例 如，VCC)，这使得NMOS晶体管NM64和NM66导通。因此，局部 字线WLO》WL〈7〉具有外部电压Vex，外部电压Vex可以是0V左 右的地电压。能够防止解码器中未选择的局部字线浮置的NMOS晶体 管NM64和NM66以及互补部分字线nPWLO-nPWL〈7〉会使解码器 的结构变复杂并过度增大其大小。
技术实现思路
在本专利技术的一些实施例中，用于非易失性存储设备的解码器包括电平移动器，该电平移动器配置用于响应于全局字线的第一状态而 在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输 出处产生第二电压。该解码器还包括多个局部字线驱动器，其中的每 个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配 置用于当电平移动器的输出处于第一电压时，响应于各个部分字线 上的电压来驱动各个局部字线；以及当电平移动器的输出处于第二电 压时，将各个局部字线驱动至公共电压。在一些本文档来自技高网...

【技术保护点】
一种用于非易失性存储器的解码器，所述解码器包括：　　　　电平移动器，配置用于：响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压；以及　　　　多个局部字线驱动器，每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于：当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。

【技术特征摘要】
KR 2006-11-2 2006-01075541.一种用于非易失性存储器的解码器，所述解码器包括电平移动器，配置用于响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压；以及多个局部字线驱动器，每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。2. 根据权利要求1所述的解码器，其中，所述全局字线的第一状 态在电平移动器的输入处产生第三电压，其中，所述全局字线的第二 状态在电平移动器的输入处产生第四电压，以及其中，所述第一和第二电压具有相反的极性。3. 根据权利要求2所述的解码器，其中，所述全局字线的第一状态与全局字线的选择相对应，以及其中，所述全局字线的第二状态与 全局字线的未选择相对应。4. 根据权利要求2所述的解码器，其中，所述第一电压为负，以 及所述第二电压为正。5. 根据权利要求1所述的解码器，其中，每个局部字线驱动器包括PMOS晶体管，具有与相应的部分字线相耦合的源极、与相应的 局部字线相耦合的漏极、以及与电平移动器的输出相耦合的栅极；以 及NMOS晶体管，具有与相应的局部字线相耦合的源极、与具有公 共电压的节点相耦合的漏极、以及与电平移动器的输出相耦合的栅极。6. 根据权利要求5所述的解码器，其中，所述具有公共电压的节点包括接地节点。7. 根据权利要求1所述的解码器，其中，所述电平移动器包括输入节点预加压电路，配置用于当全局字线未被选择时，将电 平移动器的输入预加压至第三电压；以及当全局字线被选择时，允许 将电平移动器的输入驱动至第四电压；以及电压移动电路，与电平移动器的输入相耦合，并配置用于将电平 移动器的输入处的第三和第四电压映射为电平移动器的输出处的第一 和第二电压。8. 根据权利要求7所述的解码器 其中，所述输入节点预加压电路包括PMOS晶体管，配置为电阻器，并耦合于电源节点和电平移 动器的输入节点之间；以及反相器，具有与电平移动器的输入相耦合的输入，以及与电 压移动电路的第一输入相耦合的输出；以及其中，所述电压移动电路具有与电平移动器的输入相耦合的第二 输入。9. 根据权利要求8所述的解码器，其中，所述电压移动电路包括第一PMOS晶体管，具有与电平移动器的输入相连的栅极以及与 正电源节点相连的源极；第二PMOS晶体管，具有与反相器的输出相连的栅极以及与正电 源节点相连的源极；第一 NMOS晶体管，具有与第二 PMOS晶体管的漏极相连的栅 极、与第一PMOS晶体管的漏极相连的漏极、以及与具有第一电压的 节点相连的源极；第二 NMOS晶体管，具有与第一 NMOS晶体管的漏极相连的栅 极、与第二PMOS晶体管的漏极相...

【专利技术属性】
技术研发人员：赵志虎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]