【技术实现步骤摘要】
【国外来华专利技术】
本专利技术 一般涉及一种用于处理写屏蔽操作的方法，并且具体地涉及一 种在DRAM存储器系统中处理写屏蔽操作的方法。
技术介绍
极高数据速率(XDRTM)存储器系统包括三个主要半导体部件存储 器控制器，至少一个XDR输入输出单元(XIO )，以及可从California 94022， Los Altos, 4440EL Camino Real的Rambus 7>司获得的XDR DRAM。通 过使用XDR DRAM,到达和来自存储器的数据传输速率已被急剧地增加。XDR存储器系统中的写操作将数据块存储在XDR DRAM中。偶尔， 需要存储比一个块更少的数据。然而，XDR写操作只支持向XDR DRAM 传输完整的数据块。对于比一个块更小的写，存储器控制器使用写屏蔽操 作来存储数据。在传统的DRAM存储器系统中，系统使用单个屏蔽位来 屏蔽字节，或者存储器控制器完全不对DRAM进行写。然而，在XDR存 储器系统中，字节屏蔽值伴随写屏蔽操作，从而整个数据块总是被传输到 DRAM。当屏蔽字节值以块的形式出现时，XDR DRAM不写相应的存储 器位置。在不是XDR存储器系统...
【技术保护点】
一种用于在包含多个缓冲器和多个动态随机存取存储器的动态随机存取存储器的存储器系统中处理写屏蔽操作的方法，所述存储器系统只支持整个数据分组的传输，所述方法包括以下步骤：在多个写缓冲器中的至少一个中存储数据分组；独立地对所述数据分组执行屏蔽计算以确定屏蔽值；在多个屏蔽缓冲器中的至少一个中存储所述屏蔽值；生成使用所述屏蔽值的屏蔽写命令；响应于所述屏蔽写命令屏蔽所述数据分组；以及在所述多个动态随机存取存储器中的至少一个里存储未被屏蔽的数据分组的仅仅一部分。
【技术特征摘要】
【国外来华专利技术】US 2005-5-17 11/130,9111.一种用于在包含多个缓冲器和多个动态随机存取存储器的动态随机存取存储器的存储器系统中处理写屏蔽操作的方法，所述存储器系统只支持整个数据分组的传输，所述方法包括以下步骤在多个写缓冲器中的至少一个中存储数据分组；独立地对所述数据分组执行屏蔽计算以确定屏蔽值；在多个屏蔽缓冲器中的至少一个中存储所述屏蔽值；生成使用所述屏蔽值的屏蔽写命令；响应于所述屏蔽写命令屏蔽所述数据分组；以及在所述多个动态随机存取存储器中的至少一个里存储未被屏蔽的数据分组的仅仅一部分。2. 根据权利要求l所述的方法，其中所述执行步骤进一步包括在执 行屏蔽计算前针对所述数据分组计算纠错码以确定纠错码值，以及将所述 纠错码值添加到所述数据分组。3. 根据权利要求2所述的方法，其中所述执行步骤进一步包括寻找 未被包含在所述数据分组或所述纠错码值里的屏蔽值。4. 根据权利要求3所述的方法，其中所述寻找屏蔽值的步骤进一步包 括对等于所述数据分组的字节长度的多个字节值进行解码。5. 根据权利要求l所述的方法，其中所述屏蔽步骤进一步包括在屏 蔽所述数据分组之前对所述数据分组执行纠错码计算以确定纠错码值，以 及将所述纠错码值添加到所述数据分组。6. 根据权利要求5所述的方法，其中所述屏蔽步骤进一步包括通过组。7. —种用于在动态随机存取存储器的存储器系统中处理写屏蔽操作的 装置，所述存储器系统只支持整个数据分组的传输，所述装置包括 至少 一个至少被配置成存储数据分组的写緩冲器；至少一个至少被配置成生成针对所述数据分组的屏蔽值的屏蔽生成模块；至少 一个至少被配置成存储所述屏蔽值以及与所述至少 一个屏蔽生成 模块相接口的屏蔽阵列；至少一个复用器，其至少被配置成从所述至少一个写緩沖器接收所述数据分组的输入以及从所述至少一 个屏蔽阵列接收所述屏蔽值；以及 输出被屏蔽的数据分组；以及至少一个至少被配置成存储所述被屏蔽的数据分组的动态随积存取存 储器。8. 根据权利要求7的所述装置，其中所述装置进一步包括至少一个至少被配置成生成使用所述屏蔽值的写屏蔽命令以及与所述至少一个屏蔽 阵列相接口的命令生成模块。9. 根据权利要求8所述的装置，其中所述至少一个复用器^f皮至少配置 成响应于所述写屏蔽命令输出被屏蔽的数据分组。10. 根据权利要求7所述的装置，其中所述装置进一步包括至少一 个纠错码生成模块，其至少被配置成对所述数据分组执行纠错码计算、将 所述纠错码值添...
【专利技术属性】
技术研发人员：PA甘费尔德，KH哈塞尔霍斯特，CR约翰斯，PP刘，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。