【技术实现步骤摘要】
本专利技术有关于一种，特别是有关于使用内部中断电阻(On-DieTermination, ODT)的存储器系统以及存储器存取方 法。
技术介绍
传统计算机系统通常包括处理器(例如微处理器)，动态存储器单元， 数据储存单元以及其它外围装置(例如输入/输出I/0)。电路板是用来连接 这些不同的功能单元。 一些功能单元是直接设置在电路板上，而其它组件是 通过扩展插槽与电路板连接。例如，特定的电路板可具有表面贴装 (surface-mounted)的存储器模块，或是与至少一个扩展插槽连接的存储器 模块，或者同时具有上述两种架构。常见所使用通过边缘连接器(edge connector)来与扩展插槽连接的存储 器模块为多芯片组件(Multi-Chip Modules, MCM)。 一般而言，多芯片组件可设计为单一封装内具有多个类型的晶粒，或者具有多个相同的晶粒，例 如单排封装存储器模块(Single Inline Memory Module, SIMM)，或为双同轴存储器模块(Dual In-line Memory Module ， DIMM)。多芯片组件可支持 计算机系统...
【技术保护点】
一种存储器系统，其特征在于，所述存储器系统包括：第一存储器单元；传输总线，其具有路径阻抗；存储器控制器，用来存取所述第一存储器单元；以及第一内部中断电阻电路，其设置在所述存储器控制器中，并经由所述传输总线耦接到所述第一存储器单元，用来匹配所述传输总线的所述路径阻抗，所述第一内部中断电阻电路包括：终端电阻，其耦接于所述传输总线；以及开关装置，其耦接于所述终端电阻以及偏置电压之间，其中所述开关装置在所述存储器控制器存取所述第一存储器单元时导通来使能所述终端电阻。
【技术特征摘要】
US 2007-1-22 11/625,3681.一种存储器系统，其特征在于，所述存储器系统包括第一存储器单元；传输总线，其具有路径阻抗；存储器控制器，用来存取所述第一存储器单元；以及第一内部中断电阻电路，其设置在所述存储器控制器中，并经由所述传输总线耦接到所述第一存储器单元，用来匹配所述传输总线的所述路径阻抗，所述第一内部中断电阻电路包括终端电阻，其耦接于所述传输总线；以及开关装置，其耦接于所述终端电阻以及偏置电压之间，其中所述开关装置在所述存储器控制器存取所述第一存储器单元时导通来使能所述终端电阻。2. 如权利要求1所述的存储器系统，其特征在于，所述存储器系统还包 括第二存储器单元，其经由所述传输总线耦接到所述存储器控制器，而所述第一 内部中断电阻电路在所述存储器控制器存取所述第一存储器单元时衰 减由所述第二存储器单元所反射的信号。3. 如权利要求1所述的存储器系统，其特征在于，所述第一内部中断电阻电路在所述存储器控制器存取所述第一存储器单元时衰减由所述第一存 储器单元所反射的信号。4. 如权利要求1所述的存储器系统，其特征在于，所述偏置电压是根据 所述第一存储器单元的类型而设定。5. 如权利要求1所述的存储器系统，其特征在于，所述第一存储器单元 可以是动态随机存取存储器或同步动态随机存取存储器或双倍数据率同步 动态随机存取存储器或二代双倍数据率同步动态随机存取存储器。6,—种存储器系统，其特征在于，所述存储器系统包括 第一存储器单元；传输总线，其具有路径阻抗；以及存储器控制器，其具有第一内部中断电阻电路，经由所述传输总线耦接 至所述第一存储器单元，其中所述第一内部中断电阻电路在所述存储器控制器写入数据到所述 第一存储器单元时匹配所述传输总线的所述路径阻抗。7. 如权利要求6所述的存储器系统，其特征在于，所述存储器系统还包 括第二存储器单元，其经由所述传输总线耦接到所述存储器控制器，而所述 第一内部中断电阻电路在所述存储器控制器写入数据到所述第一存储器单 元时衰减由所述第二存储器单元所反射的信号。8. 如权利要求7所述的存储器系统，其特征在于，所述第二存储器单元还包括第二内部中断电阻电路，用来在所述存储器控制器写入数据到所述第 一存储器单元时衰减由所述第二存储器单元反射到所述第一存储器单元的信号。9. 如权利要求6所述的存储器系统，其特征在于，所述第一内部中断电 阻电路在所述存储器控制器由所述第一存储器单元读取数据时衰减反射到 所述第一存储器单元的信号。10. 如权利要求7所述的存储器系统，其特征在于，所述第一存储器单元还包括第三内部中断电阻电路，用来在所述存储器控制器写入数据到所述第 一存储器单元时衰减由所述第...
【专利技术属性】
技术研发人员：李锦智，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。