存取Ｎ端口存储器Ｍ个存储器地址的方法及Ｎ端口存储器技术

本发明专利技术涉及一种可允许Ｎ端口存储器的Ｍ个存储器地址被同时存取的存储器电路及方法，Ｎ和Ｍ为自然数，且Ｍ大于Ｎ。将以第一频率传送的Ｍ个存储器地址汇聚为以第二频率传送的Ｎ组存储器地址，其中在每一组存储器地址内的存储器地址串联排列，且第二频率高于第一频率；针对每一组存储器地址，在读取操作或写入操作时，根据该组存储器地址，通过依序存取Ｎ端口存储器产生一组输出数据或存储一组输入数据，其中Ｎ端口存储器以第二频率运作；以及在读取操作时，依序接收以第二频率传送的Ｎ组输出数据，并且将Ｎ组输出数据转换为以第一频率传送的Ｍ个平行的输出数据。通过这种方式高阶多端口存储器可被低阶多端口存储器或单端口存储器所替代。

【技术实现步骤摘要】

本专利技术涉及一种N端口存储器电路，特别涉及一种可允许M个存储器地 址被同时存取的N端口存储器电路，以及可同时存取N端口存储器的M个存 储器地址的方法。
技术介绍
两种基本的随机存取存储器(Random Acces Memory, RAM)电路普遍使用 于半导体产业。静态随机存取存储器(Static Random Access Memory, SRAM) 通过反馈电路(feedback circuit)来存储数据。动态随机存取存储器 (Dynamic Random Access Memory, D隨)以电容存储静电电荷的方式来存储 数据。存储器电路可为单端口 (single-port)电路或多端口 (multi-port)电 路。单端口电路可允许存取单一存储器位置(也就是说，单一存储器地址的一 个单元(eel 1)或是一群单元共享同一地址)。多端口电^^可允许两个或多个存 储器位置被同时存取。具体而言，端口是一组相关的地址线(address line)、数据线(data line)以及控制信号，其一起运作以在特定时间能执行 一个存取存储器动作。因此，仅有一个端口的单端口存储器仅能在本文档来自技高网...

【技术保护点】
一种Ｎ端口存储器电路，可允许Ｍ个存储器地址被同时存取，Ｎ以及Ｍ皆为自然数，且Ｍ大于Ｎ，该Ｍ个存储器地址以第一频率输入，该Ｎ端口存储器电路包含：向上取样逻辑单元，以该第一频率接收输入信号并且以第二频率产生输出信号，以便将并联的该Ｍ个存储器地址转换为串联的Ｎ组存储器地址；Ｎ端口存储器，以该第二频率运作，用以依序接收该Ｎ组存储器地址，并且输出Ｎ组输出数据；以及向下取样逻辑单元，用以依序从该Ｎ端口存储器接收该Ｎ组输出数据，并且以该第一频率平行输出Ｍ个输出数据。

【技术特征摘要】
US 2007-1-26 11/699,3091.一种N端口存储器电路，可允许M个存储器地址被同时存取，N以及M皆为自然数，且M大于N，该M个存储器地址以第一频率输入，该N端口存储器电路包含向上取样逻辑单元，以该第一频率接收输入信号并且以第二频率产生输出信号，以便将并联的该M个存储器地址转换为串联的N组存储器地址；N端口存储器，以该第二频率运作，用以依序接收该N组存储器地址，并且输出N组输出数据；以及向下取样逻辑单元，用以依序从该N端口存储器接收该N组输出数据，并且以该第一频率平行输出M个输出数据。2. 根据权利要求1所述的N端口存储器电路，其特征在于，该向上取样 逻辑单元包含M个第一寄存器，每一该第一寄存器以该第一频率运作，用以闩锁该M 个存储器位置的其中之一；N个第一多路复用器，每一该第一多路复用器耦接于对应的该第一寄存 器与该N端口存储器之间，并且以该第二频率运作，每一该第一多路复用器 通过选择性地输出闩锁于该第一寄存器的存储器地址，将闩锁在该对应的第 一寄存器的存储器地址重新取j羊为一组存储器地址，以此该N个第一多路复 用器会以该第二频率输出该N组存储器地址。3. 根据权利要求1所述的N端口存储器电路，其特征在于，该向下取样 逻辑单元包含M个第二多路复用器，每一该第二多路复用器耦接于该N端口存储器， 并且以该第二频率运作以便选择性地输出该N组输出数据的其中之一；以及M个第二寄存器，每一该第二寄存器耦接于该M个第二多路复用器的其 中之一，并且以该第二频率运作以便暂存从该对应的第二多路复用器传送过 来的输出数据。4. 根据权利要求3所述的N端口存储器电路，其特征在于，该向下取样 逻辑单元进一步包含M个第三寄存器，每一该第三寄存器耦接于该M个第二 寄存器的其中之一 ，并且以该第 一频率运作以便对从该对应的第二寄存器接收的输出数据重新取样。5. 根据权利要求1所述的N端口存储器电路，其特征在于，该向上取样 逻辑单元将M个输入数据转换为N组输入数据，并且将M个写入使能信号转 换为N组写入使能信号，每一该N组输入数据或每一该N组写入使能信号分 别串联排列，使得该N端口存储器的每一端口可被该N组写入使能信号的其 中之一使能，进而根据该N组存储器地址的其中之一依序存储该N组输入数 据的其中之一。6. 根据权利要求5所述的N端口存储器电路，其特征在于，该向上取样 逻辑单元包含M个寄存器，每一该寄存器以该第一频率运作以便闩锁该M个输入数据 的其中之一；以及N个多路复用器，每一该多路复用器耦接于对应的该寄存器以及该N端 口存储器之间，并且以该第二频率运作以便通过选择性地输出闩锁在该寄存 器的输入数据，将闩锁在该寄存器的输入数据重新取样为一组输入数据，以 此该N个多路复用器会以该第二频率产生该N组输入数据。7. 根据权利要求5所述的N端口存储器电路，其特征在于，该向上取样 逻辑单元包含M个寄存器，每一该寄存器以该第一频率运作以便闩锁该M个写入使能信号的其中之一；以及N个多路复用器，每一该多路复用器耦接于对应的该寄存器以及该N端 口存储器之间，并且以该第二频率运作以便通过选择性地输出该写入使能信 号，将闩锁在该寄存器的写入使能信号重新取样为一组写入使能信号，以此， 该N个多路复用器会以该第二频率产生该N组写入使能信号。8. 根据权利要求5所述的N端口存储器电路，其特征在于，进一步包含 先写后读侦测器，该先写后读侦测器耦接于该向上取样逻辑单元以及该向下 取样逻辑单元，用以产生旁路控制信号，使得该向下取样逻辑单元可响应该 旁路控制信号，直接选取该向上取样逻辑单元先前处理过的该输入数据。9. 根据权利要求1所述的N端口存储器电路，其特征在于，该第一频率的相位与该第二频率的相位相同。10. 根据权利要求1所述的N端口存储器电路，其特征在于，该N端口存储器为静态随机存取存储器。11. 根据权利要求1所述的N端口存储器电路，其特征在于，该N端口第一栅信号线102和第二栅信号线103控制以接通和断开。在完成信 号写入后EL元件立刻发射光的情况下，接通和断开控制可同时进行。 对于开关TFT 155和存储TFT 156具有相同极性的情况，通过将开关 TFT 155和存储TFT 156的栅极连接到同 一栅信号线并进行控制，栅 信号线的数目可因此被减少。注意，虽然在假设EL元件110被用做由驱动TFT 107和转换和驱 动TFT 108驱动的负栽，并且这是应用于发光器件的象素的情况下， 在此提出解释，但本发明不限于此用途。即，也可能驱动诸如二极管、 晶体管、电容器、电阻器的负载或其中组合这些负载的电路。这与其 它实施例模式和实施例相似。实施例模式2图28A示出本发明的实施例模式2。图28A的象素具有源信号线 2801、第一和第二栅信号线2802和2803、电流馈电线2804、第一开 关元件2805、第二开关元件2806、驱动TFT 2807、转换和驱动TFT 2808、存储电容器2809以及EL元件2810。每个源信号线具有用于输 入信号电流的电流源2811。注意，借助使用导线、有源层、栅材料等存储电容器2809可被形 成为具有位于中间的绝缘层的电容性元件，该存储电容器可通过使用 晶体管栅电容器替代而被删去。即，假若在所希望的时间周期内具有 存储转换和驱动TFT 2808的栅和源之间的电压的能力，则任何结构可 被使用。第一开关元件2805由第一栅信号线2802控制。笫一开关元件 2805的第一电极被连接到源信号线2801，第一开关元件2805的第二 电极被连接到转换和驱动TFT 2808的第一电极和驱动TFT 2807的第 一电极。第二开关元件2806由第二栅信号线2803控制。第二开关元 件2806的第一电极被连接到源信号线2801，而第二开关元件2806的 第二电极被连接到转换和驱动TFT 2807的栅极和驱动TFT 2807的...

【专利技术属性】
技术研发人员：黄毓文，徐志玮，郭志辉，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]