存储器的形成方法及存储器技术

本发明专利技术实施方式提供一种存储器的形成方法及存储器，存储器的形成方法，包括：提供基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域；采用第一刻蚀工艺，刻蚀第一导电膜，形成第一导电层，且在沿位线结构侧壁指向中心轴线的方向上，第一导电层的厚度在垂直于基底表面的方向上逐渐减小；在第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，剩余的第二导电膜及第一导电层构成电容接触窗；在电容接触孔的深宽比较大的情况下，形成了顶部形貌较为平坦的电容接触窗。的电容接触窗。的电容接触窗。

【技术实现步骤摘要】
存储器的形成方法及存储器


[0001]本专利技术涉及半导体领域，特别涉及一种存储器的形成方法及存储器。

技术介绍

[0002]随着动态随机存取存储器(Dynamic Random Access Memory，DRAM)的特征尺寸和线宽不断减小，相邻位线结构之间间距也变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的电容接触孔的深宽比变大，进而影响后续形成的电容接触窗的形貌特征。
[0003]在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触窗，以减小电容接触窗的电阻，是当前亟待解决的问题。

技术实现思路

[0004]本专利技术实施方式提供一种存储器的形成方法及存储器，在电容接触孔的深宽比较大的情况下，形成了顶部形貌较为平坦的电容接触窗。
[0005]为解决上述技术问题，本专利技术的实施方式提供了一种存储器的形成方法，包括：提供基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域；采用第一刻蚀工艺，刻蚀第一导电膜，形成第一导电层，且在沿位线结构侧壁指向中心轴线的方向上，第一导电层的厚度在垂直于基底表面的方向上逐渐减小；在第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，剩余的第二导电膜及第一导电层构成电容接触窗，且第二刻蚀工艺对第二导电膜的刻蚀速率小于对第一导电层的刻蚀速率。
[0006]由于电容接触孔的深宽比大，直接填充的第一导电膜存在缝隙，在形成第一导电膜过程中相邻位线结构之间的顶部会提前封口，导致刻蚀形成的电容接触窗顶部形貌存在缺陷，从而致使电容接触窗的电阻较大。通过刻蚀第一导电膜，由于缝隙的存在，刻蚀后形成第一导电层的顶部表面边缘部分较高，中间部分较低，然后在第一导电层顶部形成第二导电膜，第二导电膜填充第一导电层的顶部缺陷。由于底部的第一导电层，相当于降低了深宽比，此时形成的第二导电膜中不会产生缝隙，且第二刻蚀工艺对第二导电膜的刻蚀速率低于第一导电层，使得刻蚀形成的电容接触窗顶部表面较为平坦，从而减小了电容接触窗的电阻。
[0007]另外，采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，包括：进行第一步刻蚀工艺，刻蚀第二导电膜直至暴露出第一导电层；进行第二步刻蚀工艺，刻蚀第二导电膜以及暴露出的第一导电层，且第二步刻蚀工艺对第二导电膜的刻蚀速率小于对第一导电层的刻蚀速率。
[0008]另外，电容接触窗的高度位于位线结构中的金属层的顶部表面高度与底部表面高度之间。
[0009]另外，在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域，包
括：在基底上形成填充相邻位线结构之间的区域且覆盖位线结构顶部表面的第一导电膜，且位于区域内的第一导电膜中具有缝隙。
[0010]另外，在进行第一刻蚀工艺之后，第一导电层内具有孔洞；且在形成第二导电膜的工艺步骤中，第二导电膜填充满孔洞。
[0011]另外，第一导电膜顶部表面的高度高于位线结构顶部表面的高度至少20nm。
[0012]另外，在第一导电层顶部表面形成第二导电膜，包括：在第一导电层顶部表面形成覆盖位线结构顶部表面的第二导电膜。
[0013]另外，在第一导电层顶部表面形成覆盖位线结构顶部表面的第二导电膜，包括：在第一导电层顶部表面沉积初始第二导电膜，初始第二导电膜顶部表面的高度高于位线结构的顶部表面的高度；对初始第二导电膜进行平坦化处理，形成第二导电膜。
[0014]另外，第一导电膜顶部表面的高度高于位线结构顶部表面的高度至少20nm。
[0015]另外，第一刻蚀工艺采用的刻蚀气体包括氯气，刻蚀气体的流量范围为20sccm～60sccm。
[0016]另外，第二刻蚀工艺的工艺参数与第一刻蚀工艺的工艺参数相同。
[0017]另外，第一导电膜的材料为掺杂有第一离子的第一半导体材料，第二导电膜的材料为掺杂有第二离子或非掺杂的第二半导体材料，第一离子的掺杂浓度大于第二离子的掺杂浓度。
[0018]另外，第一离子与第二离子的掺杂浓度差值的范围为30Atoms/cm3～70Atoms/cm3。第一离子的掺杂浓度的范围为50Atoms/cm3～500Atoms/cm3；第二离子的掺杂浓度的范围为0～450Atoms/cm3。
[0019]本专利技术实施方式还提供了一种存储器，包括：基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；电容接触窗，位于位线结构之间的基底上；其中，电容接触窗由部分第二导电膜以及部分第一导电层构成，部分第一导电层顶部表面存在孔洞，部分第二导电膜填充部分第一导电层顶部表面的孔洞。
[0020]另外，第一导电膜的材料为掺杂有第一离子的第一半导体材料，第二导电膜的材料为掺杂有第二离子或非掺杂的第二半导体材料，第一离子的掺杂浓度大于第二离子的掺杂浓度。第一离子与第二离子的掺杂浓度差值的范围为30Atoms/cm3～70Atoms/cm3。
[0021]相比于现有技术而言，在电容接触孔深宽比变大的情况下，通过顶部表面较为平坦的电容接触窗，增大了接触面积，从而减小了电容接触窗的电阻。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
[0023]图1至图7为本专利技术一实施例提供的存储器的形成方法各步骤对应的剖面结构示意图。
具体实施方式
[0024]目前，在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触窗，以减小电容接触窗的电阻，是当前亟待解决的问题。
[0025]为解决上述问题，本专利技术第一实施方式提供了一种存储器的形成方法，包括：提供基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域；采用第一刻蚀工艺，刻蚀第一导电膜，形成第一导电层，且在沿位线结构侧壁指向中心轴线的方向上，第一导电层的厚度在垂直于基底表面的方向上逐渐减小；在第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，剩余的第二导电膜及第一导电层构成电容接触窗，且第二刻蚀工艺对第二导电膜的刻蚀速率小于对第一导电层的刻蚀速率。
[0026]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本专利技术的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
[0027]图1至图7为本专利技术实施例提供的存储器的形成方法各步骤对应的剖面结构示意图，下面对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的形成方法，其特征在于，包括：提供基底，所述基底上具有多个分立的位线结构，且相邻所述位线结构与所述基底围成的区域具有中心轴线；在所述基底上形成第一导电膜，所述第一导电膜填充相邻所述位线结构之间的区域；采用第一刻蚀工艺，刻蚀所述第一导电膜，形成第一导电层，且在沿所述位线结构侧壁指向所述中心轴线的方向上，所述第一导电层的厚度在垂直于所述基底表面的方向上逐渐减小；在所述第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀所述第二导电膜及所述第一导电层，剩余的所述第二导电膜及所述第一导电层构成电容接触窗，且所述第二刻蚀工艺对所述第二导电膜的刻蚀速率小于对所述第一导电层的刻蚀速率。2.根据权利要求1所述的存储器的形成方法，其特征在于，采用第二刻蚀工艺，刻蚀所述第二导电膜及所述第一导电层，包括：进行第一步刻蚀工艺，刻蚀所述第二导电膜直至暴露出所述第一导电层；进行第二步刻蚀工艺，刻蚀所述第二导电膜以及暴露出的所述第一导电层，且所述第二步刻蚀工艺对所述第二导电膜的刻蚀速率小于对所述第一导电层的刻蚀速率。3.根据权利要求1或2所述的存储器的形成方法，其特征在于，所述电容接触窗的高度位于所述位线结构中的金属层的顶部表面高度与底部表面高度之间。4.根据权利要求1所述的存储器的形成方法，其特征在于，所述在所述基底上形成第一导电膜，所述第一导电膜填充相邻所述位线结构之间的区域，包括：在所述基底上形成填充相邻所述位线结构之间的区域且覆盖所述位线结构顶部表面的第一导电膜，且位于所述区域内的所述第一导电膜中具有缝隙。5.根据权利要求4所述的存储器的形成方法，其特征在于，在进行所述第一刻蚀工艺之后，所述第一导电层内具有孔洞；且在形成所述第二导电膜的工艺步骤中，所述第二导电膜填充满所述孔洞。6.根据权利要求4所述的存储器的形成方法，其特征在于，所述第一导电膜顶部表面的高度高于所述位线结构顶部表面的高度至少20nm。7.根据权利要求1所述的存储器的形成方法，其特征在于，所述在所述第一导电层顶部表面形成第二导电膜，包括：在所述第一导电层顶部表面形成覆盖所述位线结构顶部表面的第二导电膜。8.根据权利要求7所述的存储器的形成方法，所述在所述第一导电层顶部表面形成覆盖所述位线...

【专利技术属性】
技术研发人员：祝啸，陈易翔，杨丽辉，林宏益，宓筠婕，巩金峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：