制造半导体结构的方法及半导体结构技术

本发明专利技术公开了一种制造半导体结构的方法及半导体结构，制造半导体结构的方法包括：接收基板，其具有主动区及邻近主动区的非主动区；在基板的非主动区上形成蚀刻停止层，其中蚀刻停止层是无氧化物的；在蚀刻停止层上形成隔离物；去除主动区的一部分及隔离物的一部分，以分别在主动区内形成第一沟渠及在蚀刻停止层上方形成第二沟渠，其中第二沟渠下方的蚀刻停止层的厚度大于第一沟渠与第二沟渠之间的深度差；在第一沟渠内形成介电层；及在第一沟渠内的介电层上方及第二沟渠内填充导电材料，以分别形成埋入式栅极及字线。本发明专利技术的制造半导体结构的方法，可有效解决公知技术中因字线引起的干扰问题。字线引起的干扰问题。字线引起的干扰问题。

【技术实现步骤摘要】
制造半导体结构的方法及半导体结构


[0001]本专利技术涉及一种制造半导体结构的方法和一种半导体结构。

技术介绍

[0002]电子产品越来越轻薄短小，而动态随机存取存储器(DRAM)的尺寸也被缩小，以符合高集成度及高密度的趋势。包括多个存储单元的DRAM是现今所使用最通行的挥发性存储器之一。各个存储单元包括一个晶体管及至少一个电容器，其中晶体管及电容器彼此串联。存储单元排列成存储器阵列。存储单元由一条字线及一条数位线(或位线)来定址，其中一条定址存储单元中的一列，另一条定址存储单元中的一行。通过字线及位线的使用，DRAM单元可被读取及编程。
[0003]此外，随着半导体制造技术的持续改良，电子装置的尺寸减小，而存储单元的尺寸也相应地减小。由于字线之间的间距的减小而引起字线的干扰在存储装置中成为严重的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种制造半导体结构的方法，其可有效解决公知技术中因字线引起的干扰问题。
[0005]本专利技术提供一种制造半导体结构的方法，该方法包括：接收基板，其具有主动区及邻近主动区的非主动区；在基板的非主动区上形成蚀刻停止层，其中蚀刻停止层是无氧化物的；在蚀刻停止层上形成隔离物；去除主动区的一部分及隔离物的一部分，以分别在主动区内形成第一沟渠及在蚀刻停止层上方形成第二沟渠，其中第二沟渠下方的蚀刻停止层的厚度大于第一沟渠与第二沟渠之间的深度差；在第一沟渠内形成介电层；及在第一沟渠内的介电层上方及第二沟渠内填充导电材料。
[0006]在一些实施例中，蚀刻停止层包括氮化物、碳或其组合。
[0007]在一些实施例中，在第一沟渠内形成介电层还包括在第二沟渠内形成介电层。
[0008]在一些实施例中，该方法还包括在形成蚀刻停止层之前，在基板的非主动区上形成垫氧化物层。
[0009]本专利技术还提供一种半导体结构，其包括基板、埋入式栅极、栅极介电层、无氧化物介电材料及字线。基板具有主动区及邻近主动区的非主动区，其中主动区具有第一沟渠。埋入式栅极设置在第一沟渠内。栅极介电层夹设于埋入式栅极与第一沟渠之间。无氧化物介电材料设置在基板的非主动区上。字线设置在无氧化物介电材料的一部分上，其中在字线下方的无氧化物介电材料的厚度大于埋入式栅极与字线之间的深度差。
[0010]在一些实施例中，半导体结构还包括隔离物，设置在无氧化物介电材料的另一部分上，并且与字线横向相邻。
[0011]在一些实施例中，无氧化物介电材料包括氮化物、碳或其组合。
[0012]在一些实施例中，栅极介电层还夹设于无氧化物介电材料与字线之间。
[0013]在一些实施例中，半导体结构还包括垫氧化物层，夹设于基板与无氧化物介电材料之间。
[0014]在一些实施例中，垫氧化物层还夹设于基板与字线之间。
[0015]与现有技术相比，本专利技术的制造半导体结构的方法及半导体结构，由于上述在非主动区上的字线不是很深，因此非主动区上的字线在写/读期间不会干扰埋入式栅极，而可有效解决公知技术中因字线引起的干扰问题。
[0016]应当理解，以上一般性叙述和以下详细叙述都是示例性的，旨在提供要求保护的本专利技术的进一步解释。
附图说明
[0017]通过阅读以下对于实施例的详细描述并参考附图，可以更全面地理解本专利技术：
[0018]图1A至图6A为根据本专利技术的一些实施例的制造半导体结构的方法在各个阶段中的俯视图。
[0019]图1B至图6B为根据本专利技术的一些实施例分别沿图1A至图6A的线B-B
’
截取的剖视图。
[0020]图7为根据本专利技术的一实施例的半导体结构的扫描电子显微镜(SEM)图。
[0021]主要附图标记说明：
[0022]110-基板，110a-主动区，110n-非主动区，110t-第一沟渠，120-垫氧化物层，130-蚀刻停止层，1302-蚀刻停止材料，140-隔离物，140t-第二沟渠，150-介电层，160-导电材料，162-埋入式栅极，164-字线，170-覆盖层，B-B
’-
线，d1-深度差，d2-深度差，t1-厚度。
具体实施方式
[0023]为使本专利技术的叙述更加详尽与完备，下文针对本专利技术的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本专利技术具体实施例的唯一形式。以下所揭露的实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本专利技术的实施例。
[0024]此外，空间相对用语，例如“下方”、“下”、“上方”、“上”等，这是为了便于叙述附图中一元件或特征与另一元件或特征之间的相对关系。这些空间相对用语的真实意义包含其他方位。例如，当附图上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”或“下”变成“上方”或“上”。此外，本文中所使用的空间相对叙述也应作同样的解释。
[0025]如上所述，由于字线之间的间距减小而引起字线的干扰在存储装置中成为严重的问题。专利技术人发现，相邻字线的写/读造成的势垒降低效果(例如，亚阈值电压降低)引起了字线的干扰。专利技术人还发现，在基板的非主动区上的相邻字线越深，对于在基板的主动区内的字线的干扰就越大。因此本专利技术提供一种制造具有深度较浅的字线的半导体结构的方法，以解决上述问题。以下将详细描述制造半导体结构的方法的实施例。
[0026]图1A至图6A为根据本专利技术的一些实施例的制造半导体结构的方法在各个阶段中的俯视图。图1B至图6B为根据本专利技术的一些实施例分别沿图1A至图6A的线B-B
’
截取的剖视图。
[0027]如图1A和图1B所示，接收具有主动区110a和邻近主动区110a的非主动区110n的基板110。在一些实施例中，接收块状基板，然后对其进行图案化以形成具有主动区110a和非主动区110n的基板110。在一些实施例中，块状基板是块状硅基板。在一些实施例中，使用微影和蚀刻工艺来形成基板110。在一些实施例中，基板110包括元素半导体，元素半导体包括晶体、多晶和/或非晶结构的硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；任何其他合适的材料；和/或其组合。
[0028]在一些实施例中，在基板110的非主动区110n上方形成垫氧化物层120，如图1A和图1B所示。在一些实施例中，垫氧化物层120亦形成在主动区110a的侧壁上。在一些实施例中，共形地形成垫氧化物层120。在一些实施例中，使用热氧化、化学气相沉积(CVD)或其他合适的工艺形成垫氧化物层120。
[0029]随后，如图2A及图2B和图3A及图3B所示，在基板110的非主动区110n上方形成蚀刻停止层130，其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，其特征在于，所述方法包括：接收基板，其具有主动区及邻近所述主动区的非主动区；在所述基板的所述非主动区上形成蚀刻停止层，其中所述蚀刻停止层是无氧化物的；在所述蚀刻停止层上形成隔离物；去除所述主动区的一部分及所述隔离物的一部分，以分别在所述主动区内形成第一沟渠及在所述蚀刻停止层上方形成第二沟渠，其中所述第二沟渠下方的所述蚀刻停止层的厚度大于所述第一沟渠与所述第二沟渠之间的深度差；在所述第一沟渠内形成介电层；及在所述第一沟渠内的所述介电层上方及所述第二沟渠内填充导电材料。2.如权利要求1所述的方法，其特征在于，所述蚀刻停止层包括氮化物、碳或其组合。3.如权利要求1所述的方法，其特征在于，在所述第一沟渠内形成所述介电层还包括在所述第二沟渠内形成所述介电层。4.如权利要求1所述的方法，其特征在于，还包括：在形成所述蚀刻停止层之前，在所述基板的所述非主动区上形成垫氧化物层。5.一种半导体结构，其特征在于，包括：基板，其具有主动区及...

【专利技术属性】
技术研发人员：黄竞加，廖伟明，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：