利用八位数据传输操作的集成电路卡芯片及其验证方法技术

本发明专利技术揭示一种用于集成电路卡芯片的验证方法，该方法利用８位数据传输操作，在所述集成电路卡芯片与读写设备之间传输６４位的数据时，所述方法把所述６４位的数据分成８次传输，每次按顺序传输所述数据的一个字节。本发明专利技术还提供一种利用８位数据传输操作来验证的集成电路卡芯片，在该芯片中设计了地址比较电路和顺序控制电路。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种集成电路(IC)卡芯片及一种集成电路卡芯片的验证方法。尤其是，本专利技术涉及使用8位(一个字节)数据传输操作的集成电路卡芯片及使用8位数据传输操作对集成电路卡芯片进行验证的方法。目前，为防止商品假冒，已采用集成电路卡芯片作为商品的防伪标记。现有的方法利用64位的数据传输操作来实现对商品上的防伪芯片的验证。这种传统验证方法的具体过程如下首先，将读写设备(下称“识别器”)与贴附在商品上的防伪芯片接触并上电，然后开始进行验证。接着，识别器向芯片输入含有第一组64位密钥KN1和随机数RAND11的64位数据(KN1+RAND11)。芯片在接收到此输入数据后把它与芯片内原存的64位密钥KN1进行逐位比较、处理，得到随机数RAND11；接着芯片向识别器输出含有随机数RAND11和芯片内原存的随机数RAND2的64位数据(RAND2+RAND11)。识别器在接收到该数据后对其进行加密算法处理，产生64位系统密码SP。接着，识别器再次向芯片输入含有第二组64位密钥KN2和随机数RAND12的64位数据(KN2+RAND12)。类似地，芯片在接收到此输入数据后把它与芯片内原存的64位密钥KN2进行逐位比较、处理，得到随机数RAND12；接着芯片向识别器输出含有随机数RAND12和芯片内原存的制造商代码CM的64位数据(CM+RAND12)。识别器接收到该数据后对其进行加密算法处理，产生64位的新的制造商代码CM2。随后，识别器将由以上操作中产生的64位系统密码SP和随机数RAND11及新的随机数RAND13组成的64位数据(SP+RAND11+RAND13)再次送入芯片。芯片通过把该输入数据与随机数RAND11及芯片内原存的64位系统密码SP进行比较、处理，得到随机数RAND13。然后，芯片向识别器输出含有随机数RAND13和芯片内原存的64位商品代码MN的64位数据(RAND13+MN)，供识别器鉴别认可。最后，识别器将以上操作中产生的64位的新制造商代码CM2写入芯片，覆盖芯片中原来的制造商代码CM。至此，操作结束。在如上所述的验证过程中，64位数据传输操作一次性传输64位数据。传统上认为验证过程中所使用的密钥的位数越大，则其安全系数2N(N为所使用数据的位数)越高。然而，要完成一次性传输64位数据的数据传输操作，需要在芯片中设计64位的传输线、64位的寄存器和64位的锁存器。因此，所需的一次性传输数据量大、一次性传输时间长、芯片面积大且成本高。如上所述，已有技术所存在的缺陷是为了保证验证的安全性，所使用的密钥的位数(通常为64位)必须较大，然而，如果一次性数据传输量过大，则数据更易受到外来干扰的影响，增大了数据传输的差错率，从而造成不能进行准确的验证。并且，所传输数据的位数越长，则所需的传输线和寄存器的面积也相应增加，从而难以缩小芯片面积和降低成本。因此，本专利技术的一个目的在于提供一种使用8位数据传输操作的集成电路卡芯片及一种使用8位数据传输操作对集成电路卡芯片进行验证的方法，其中把64位的数据分成8次传输，每次按顺序传输所述数据的一个字节。依据本专利技术的一个方面，提供了一种使用8位数据传输操作的集成电路卡芯片，所述芯片包括逻辑控制电路、指令译码电路、时序控制电路、地址寄存器、数据寄存器、地址解码器，所述芯片还包括地址比较电路，用于对来自芯片的逻辑控制电路的前一数据传输操作的地址和将要进行的数据传输操作的地址进行比较，以在地址不相同时，控制芯片的输入/输出端口执行将要进行的数据传输操作，而在地址相同时，禁止后续操作；以及顺序控制电路，用于根据来自芯片的控制电路中与各数据对应的使能信号和来自芯片的地址解码器中与各数据对应的地址，控制芯片的输入/输出端口传输数据的顺序。依据本专利技术的另一个方面，提供了一种使用8位数据传输操作对集成电路卡芯片进行验证操作的方法，该方法包括(a)读写设备与集成电路卡芯片接触，上电；(b)读写设备将含有密钥(KN)和随机数(RAND)的8×N位数据(KN+RAND)的第一字节输入芯片，芯片在接收后把所述第一字节与芯片内原存的密钥(KN)的第一字节进行比较处理，得到所述随机数(RAND)的第一字节，然后芯片向读写设备输出含有所述随机数(RAND)和芯片内原存的密码(MN)的8×N位数据(RAND+MN)的第一字节供读写装置认可；以及(c)重复步骤(b)，直到芯片向读写装置输出所述数据(MN+RAND)的第N字节供读写装置认可，在这里N为正整数。从以下对本专利技术较佳实施例的描述并结合附图，将使本专利技术的目的、特征、优点变得更加明显起来，其中附图说明图1是示出已有技术和本专利技术的数据传输操作中的命令格式的示意图；图2是示出依据本专利技术一个实施例使用8位数据传输操作对本专利技术的芯片执行“写”操作的流程图；图3是示出依据本专利技术一个实施例使用8位数据传输操作对本专利技术的芯片执行结束指令(END)操作的流程图；图4是示出依据本专利技术一个实施例使用8位数据传输操作对本专利技术的芯片执行“读”(验证)操作的流程图；图5是示出依据本专利技术一个较佳实施例使用8位数据传输操作对本专利技术的芯片执行“读”(验证)操作的流程图；图6是示出依据本专利技术一个实施例的集成电路卡芯片中的地址比较电路的示意图；图7是示出依据本专利技术一个实施例的集成电路卡芯片中的顺序控制电路的操作的流程图；图8是示出依据本专利技术一个实施例的集成电路卡芯片中的地址比较电路的电路图；图9是示出依据本专利技术一个实施例的集成电路卡芯片中的顺序控制电路的电路图；以及图10是示出依据本专利技术一个实施例的集成电路卡芯片中的顺序控制电路的方框图。以下参考这些附图来详细地描述依据本专利技术的较佳实施例。图1是示出已有技术和本专利技术的数据传输操作中的命令格式的示意图。如图1所示，在本专利技术的8位数据传输操作中，已有技术的操作命令位保持不变，而将64位的数据位分为8次传输，每次传输8位数据位。因此，避免了因数据位过长而造成的传输差错率，提高了验证过程的可靠性。由于采用8位数据传输操作，所以在芯片设计中无需采用64位传输线、64位寄存器和64位锁存器，在减小芯片面积的同时降低了成本。如上所述，虽然在图1示出所传输的数据总共为64位，但应理解，本专利技术不限于传输64位的数据，它可适用于传输8×N位的数据，即可把8×N位的数据分为N次传输，每次传输一个字节(8位)，这里N为8位数据传输的循环次数，N等于任意正整数。在以下描述中，为了描述得更清楚，仅说明传输64位数据的情况，但本领域内的技术人员完全可以将本专利技术用于传输其位数为8的整数倍的数据。以下参考图2来描述使用8位数据传输对依据本专利技术的集成电路卡芯片所执行的“写”操作。如图2所示，首先，在步骤101处，识别器与芯片接触、上电。在识别器对芯片进行“写”操作前，先执行个人密码SCP的8字节验证过程(如步骤102-104所示)。首先，如步骤102所示，操作人员通过识别器把64位个人密码SCP的第一个字节输入芯片。然后，芯片把该字节与芯片中原存的个人密码SCP的第一个字节相比较。如果这两个字节相同，则第一字节的验证通过。类似地，再对密码SCP的其余字节进行验证，总共循环进行8次。在步骤103，如果八个字节中任一个字节的验证不通过，则说明该操作本文档来自技高网...

【技术保护点】
一种使用８位数据传输操作对集成电路卡芯片进行验证操作的方法，其特征在于所述方法包括： （ａ）读写设备与集成电路卡芯片接触，上电； （ｂ）读写设备将含有密钥（ＫＮ）和随机数（ＲＡＮＤ）的８×Ｎ位数据（ＫＮ＋ＲＡＮＤ）的第一字节输入芯片，芯片在接收后把所述第一字节与芯片内原存的密钥（ＫＮ）的第一字节进行比较处理，得到所述随机数（ＲＡＮＤ）的第一字节，然后芯片向读写设备输出含有所述随机数（ＲＡＮＤ）和芯片内原存的密码（ＭＮ）的８×Ｎ位数据（ＲＡＮＤ＋ＭＮ）的第一字节供读写装置认可；以及 （ｃ）重复步骤（ｂ），直到芯片向读写装置输出所述数据（ＭＮ＋ＲＡＮＤ）的第Ｎ字节供读写装置认可，在这里Ｎ为正整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：马犁，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：31[中国|上海]