分频时钟电路制造技术

本发明专利技术公开了一种分频时钟电路，分频时钟电路包括第一反相器、第二反相器、第一同步复位D触发器以及偶数个对应于各通道的时钟支路；第一同步复位D触发器的输入端包括第一时钟接口与第一复位接口；第一反相器的输出端与第一时钟接口相连接；第二反相器的输出端与第一复位接口相连接；第一同步复位D触发器的输出端与若干个时钟支路的输入端并联连接；第一反相器的输入端用于接收输入时钟信号；第二反相器的输入端用于接收选择时钟信号，选择时钟信号与各数据通路的数据传输顺序相匹配。本发明专利技术通过第一同步复位D触发器根据选择时钟信号以及输入时钟信号复位至固定的初始状态，使得数据传输状态稳定可控。

【技术实现步骤摘要】

本专利技术涉及时钟电路，具体涉及一种分频时钟电路。

技术介绍

1、现有的时间交织型的模数转换器，随着模数转换器技术不断的发展，模数转换器的精度越来越高，速度越来越快，高速高精度的时间交织型模数转换器不断涌现。这种高速高精度的时间交织型模数转换器对用到的数据输出接口电路工作速度的要求也越来越高，在把最终的输出数据送到数据输出接口电路之前，由于模数转换器的输出端存在多个数据通路，需要把所有数据通路的数据交织成一路数据，若用到的数据输出接口电路无法达到模数转换器的工作速度，那么就需要将所有数据通路的数据交织成两路数据(甚至更多路)，然后再送到数据输出接口电路，并最终在片外交织成一路数据，这就要用到分频时钟电路。分频时钟电路可配合选择器将多个数据通路中的数据选择至数量较少的通道中，时间交织型的模数转换器中持续传输有一定频率的时钟信号，分频时钟电路可降低时钟信号的频率并输出至不同的时钟支路中，时钟支路与通道之间存在对应关系，当时钟支路的时钟信号与任一数据通路中的选择时钟信号相对应时，可以将该数据通路的数据选择至对应的通道中，然而，现有的分频时钟电路将输入时钟信号分频本文档来自技高网...

【技术保护点】

1.一种分频时钟电路，其特征在于，所述分频时钟电路用于配合选择器将若干个数据通路中的数据按照固定的顺序输出至偶数个通道中，所述数据通路的数量大于所述通道的数量；

2.如权利要求1所述的分频时钟电路，其特征在于，当所述通道的数量为两个时，所述第一反相器的数量为一个，所述第二反相器的数量为一个，所述第一同步复位D触发器的数量为一个，所述时钟支路的数量为两个；

3.如权利要求1所述的分频时钟电路，其特征在于，所述分频时钟电路还包括若干个增强子电路；

4.如权利要求2所述的分频时钟电路，其特征在于，所述分频时钟电路还包括整合D触发器；>

5.如权利要...

【技术特征摘要】

1.一种分频时钟电路，其特征在于，所述分频时钟电路用于配合选择器将若干个数据通路中的数据按照固定的顺序输出至偶数个通道中，所述数据通路的数量大于所述通道的数量；

2.如权利要求1所述的分频时钟电路，其特征在于，当所述通道的数量为两个时，所述第一反相器的数量为一个，所述第二反相器的数量为一个，所述第一同步复位d触发器的数量为一个，所述时钟支路的数量为两个；

3.如权利要求1所述的分频时钟电路，其特征在于，所述分频时钟电路还包括若干个增强子...

【专利技术属性】
技术研发人员：张浩松，张辉，李丹，王海军，毛祚伟，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：