车辆搭载电子控制装置制造方法及图纸

提供一种电子控制装置，在包括主微计算机（１０）和副微计算机（２０）的ＥＣＵ（１）中，分别在主微计算机的ＤＭＡ控制器（１４）以及副微计算机的ＤＭＡ控制器（２４）中设置初始化用缓冲器（１４ａ、２４ａ）、通常用缓冲器（１４ｂ、２４ｂ）。在主微计算机（１０）和副微计算机（２０）的起动时，副微计算机（２０）从ＥＥＰＲＯＭ（２）读出校正值，并通过ＤＭＡ控制器（２４）发送到主微计算机（１０）中。此时通过采用仅设置存储校正值的区域和存储校验码的区域的初始化用缓冲器（１４ａ、２４ａ），缩短ＤＭＡ通信所需要的时间并让主微计算机（１０）的起动高速化。这样，可以让电子控制装置的起动高速化，同时让其正确、安全动作。

【技术实现步骤摘要】

本专利技术涉及包括多个运算处理单元，将由上述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由上述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元的电子控制装置，特别涉及用简单的构成高速起动多个运算处理单元的电子控制装置。
技术介绍
近年，在车辆中搭载电子控制设备(ECU)，将在车辆运行时所需要的各种处理进行电子控制。例如在发动机中汽油喷出的控制中采用ECU，通过连接速度传感器或水温传感器等，能够根据车辆的速度或发动机的冷却水的温度控制汽油的喷出量。在该ECU中，通过在其内部设置多个运算处理单元(微计算机)，能够用低成本的系统实现高难度的处理。另一方面，在包括多个运算处理单元的系统中，如何使运算处理单元间的互动高效化比较重要。例如，在专利文献1中所示的多处理器系统中，公开了如下一种技术，即让主处理器比副处理器先起动，在到起动副处理器为止的规定时间内，根据需要通过在副处理器用存储器中写入副处理器的起动程序，避免副处理器的失控。另外，在专利文献2中所示的多处理器基板的起动方法中，将多个从处理装置的初始程序保存在多个从处理装置可以读取的共有的易失性存储器中，通过各从处理装置同时或者顺次将初始程序从共有的易失性存储器读出并实行初始处理，可不需要存储初始程序的读出专用的非易失性存储器。进一步，DMA(Direct Memory Access)等的系统内的通信单元的高速化也在系统总体的效率化中有效。例如，在专利文献3中公开了如下一种技术，即根据包括转送控制条件、数据转送源地址、数据转送目标地址、转送语句数的数据转送控制信息判断数据的边界，通过根据判断结果控制数据的转送目标或者数据的数据转送源、转送语句数，提高缓冲器的使用效率。另外，在专利文献4中所示的打印机装置中，通过根据打印数据是否在转送中改变来自主机装置的通信数据的传送方法，有效利用公共总线。可是，在将模拟数字作为输入信号输入的ECU中，需要进行输入信号的校正。具体地说，由于各ECU的电源IC不是严格上的一致，所以如果以电源IC的供给电压为基准进行输入信号的评价，那么产生依赖电源IC的输出随机散差的评价随机散差。在此，为了正确评价输入信号的值，产生需要校正电源IC的供给电源的随机散差。由于对输入信号应该进行的校正量依赖于电源IC，所以在构成ECU时决定校正值，并保存到EEPROM(Electrically Erasable and ProgrammableROM)等的非易失性存储介质中。并且，在各运算处理单元(微计算机等)的起动时通过读出并使用该校正值，能够正确进行输入信号的评价。在ECU中存在多个运算处理单元时，由于在各运算处理单元中设置专用的非易失性存储存储介质将导致成本增大和框体的大型化，优选将所有的运算处理单元所使用的校正值存储在一个存储介质中，一个运算处理单元读出校正值并发送到其它的运算处理单元中。然而，这样在一个存储介质中统一管理校正值，并发送到多个运算处理单元中的构成中，直到各运算处理单元接收校正值为止不能正确处理输入信号。为此，如果在所有的运算处理单元接收校正值之前不让ECU动作，产生起动时间增大的问题，在校正值的接收结束前如果让ECU动作则会出现由于得不到正确的输入信号而产生动作异常的问题。在此，在包括多个运算处理单元，且使用需要校正的模拟信号的ECU中，让起动高速化，且正确、安全动作是以往存在的重要课题。专利文献1特开2002-312334号公报；专利文献2特开平8-87481号公报；专利文献3特开平5-289979号公报；专利文献4特开2003-48345号公报。
技术实现思路
本专利技术，正是为了解决上述以往技术的课题，其目的在于提供一种高速起动，正确、安全动作的电子控制装置。为了解决上述课题，达到上述目的，本专利技术之一，提供一种电子控制装置，包括多个运算处理单元，将由上述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由上述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元；上述多个运算处理单元的每一个，包括进行上述校正值的发送接收的通信单元；上述通信单元，包括在上述多个运算处理单元的起动时使用的起动用缓冲器、和在上述多个运算处理单元的起动后使用的通常处理用缓冲器。根据本专利技术之一，电子控制装置在多个运算处理单元的每一个中设置进行校正值的发送接收的通信单元，该通信单元通过切换使用在运算处理单元的起动时所使用的起动用缓冲器和在运算处理单元的起动后所使用的通常处理用缓冲器，在初始化时仅选择需要的校正值发送。本专利技术之二的电子控制装置，是在本专利技术之一中，从上述存储单元读出校正值的运算处理单元，对其它运算处理单元所包括的通信单元进行起动。根据本专利技术之二的电子控制装置，从给定的运算处理单元的存储单元读出校正值，起动其它的运算处理单元所包括的通信单元并发送校正值。本专利技术之三的电子控制装置，是在本专利技术之一中，从上述存储单元读出校正值的运算处理单元所包括的通信单元，由其它运算处理单元起动。根据本专利技术之三，电子控制装置，由给定运算处理单元从存储单元读出校正值，采用通过其它运算处理单元起动的通信单元发送校正值。本专利技术之四的电子控制装置，是在本专利技术之一～之三的任一项中，从上述存储单元读出校正值的运算处理单元，从上述存储单元定期读出校正值并发送到其它运算处理单元，该其它运算处理单元使用接收到的校正值进行上述输入输出信号的校正。根据本专利技术之四，电子控制装置，由给定运算处理单元从存储单元定期读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元采用接收到的校正值并进行输入输出信号的校正处理。本专利技术之五的电子控制装置，是在本专利技术之一～之四的任一项中，上述多个运算处理单元中的至少一个，在接收到的校正值超出给定范围时重新起动从上述存储单元读出校正值的运算处理单元。根据本专利技术之五，电子控制装置，由给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元在接收到的校正值超出给定范围时重新起动校正值的发送源的运算处理单元。本专利技术之六的电子控制装置，是在本专利技术之一～之五的任一项中，上述多个运算处理单元，在从上述存储单元读出的校正值、或者通过通信单元接收到的校正值超出给定范围时，采用预先给定的其它校正值进行上述输入输出信号的校正。根据本专利技术之六，电子控制装置，由给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元中，各运算处理单元在从存储单元读出的校正值或者接收到的校正值超出给定范围时采用预先给定的故障保护值并校正输入输出信号。本专利技术之七的电子控制装置，是在本专利技术之一～之六的任一项中，上述多个运算处理单元，进一步包括保持从上述存储单元读出的校正值、或者通过通信单元接收到的校正值的校正值保持单元，在起动时使用在上述校正值保持单元中所保持的校正值进行上述输入输出信号的校正。根据本专利技术之七，电子控制装置在多个运算处理单元中分别设置校正值保持单元，在起动时将校正值存储在校正值保持单元中，在进行输入输出信号的校正时从校正值保持单元随时读出校正值并使用。本专利技术之八的电子控制装置，是在本专利技术之一的任一项中，从上述多个存储单元读出校正值的运算处理单元，从上述存储单元定期读出校正值并发送到其它运算本文档来自技高网...

【技术保护点】
一种电子控制装置，包括多个运算处理单元，将由所述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由所述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元，其特征在于，所述多个运算处理单元的每一个，包括进行所 述校正值的发送接收的通信单元；所述通信单元，包括在所述多个运算处理单元的起动时使用的起动用缓冲器、和在所述多个运算处理单元的起动后使用的通常处理用缓冲器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：鹰取刚，山下真史，坂本宏昭，
申请(专利权)人：富士通天株式会社，
类型：发明
国别省市：JP[日本]