形成基准电压的方法及其结构技术

以小于百分之百的占空比操作电压发生器（１０）的可选择带隙基准（１１）。可选择电压基准（１１）在使能时具有大电流消耗，在禁止时具有低电流消耗。当使能可选择电压基准（１１）时，使能可选择电压基准（１１）的输出电压存储在存储元件（１３）中。高输入阻抗放大器（１６）接收存储的电压并产生基准电压。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及电子设备，更具体地，涉及形成半导体器件和结构的方法。
技术介绍
过去，半导体行业利用各种方法和结构形成带隙稳压器。通常，这些带隙稳压器利用两个不同尺寸的双极型晶体管作为带隙稳压器的基础。通常，电阻串联连接在较大晶体管的发射极与电源之间。加在电阻上并且被电阻比放大的电压作为稳定的带隙基准电压的一部分。在某些应用中，希望具有较低的功耗，因此，带隙稳压器工作在低电流状态，例如，电流小于两(2)微安。在低电流状态下，在放大器输入端产生的偏移电压用作放大电阻上的电压。这些偏移电压导致不精确的基准电压。通常，这些偏移导致至少正负百分之四(4％)的误差。在这些低电流状态中，器件的漏电流相对于流过双极型晶体管的电流占有更大的百分比，并增加了基准电压的不精确性。这些漏电流通常造成大约百分之一或二(1％-2％)的额外的不精确性。另外，低电流操作还降低了这些带隙稳压器的电源抑制比(PSRR)。在低电流状态下，带隙稳压器的PSRR的极点移动到更低的频率，导致噪声更大的输出电压。另一个问题是形成这些现有的带隙稳压器所需的面积。为了最小化功耗，不得不增加电阻的尺寸，从而增加带隙稳压器的成本。因此，希望提供一种在低电流下工作以便实现低功耗、精度大于正或负百分之四(4％)、最小化漏电流的影响、具有改善的电源抑制比并且不采用消耗大量面积的更大的电阻值的带隙稳压器。
技术实现思路
根据本专利技术的一方面，提供一种形成基准电压发生器的方法，包括形成在第一时间周期期间被使能以产生具有一个值的基准电压，而在第二时间周期期间被禁止的带隙电路。根据本专利技术的又一方面，提供一种产生基准电压的方法，包括以小于百分之百的占空比操作带隙基准电路。根据本专利技术的又一方面，提供一种基准电压器件，包括具有输出、第一输入和第二输入的可选择基准放大器；具有第一电流载流电极的第一基准晶体管，该电极被连接成通过第一和第二串联连接的电阻从可选择基准放大器接收电流，其中第二串联连接的电阻被连接成为可选择基准放大器的第一输入提供电压；具有第一电流载流电极的第二基准晶体管，该电极被连接成通过第三串联连接的电阻从可选择基准放大器接收电流，其中第三串联连接的电阻被连接成为可选择基准放大器的第二输入提供电压；以及被连接成提供定时信号同时使能和禁止可选择基准放大器的定时电路。附图说明图1示意性地示出了根据本专利技术的带隙基准发生器的一部分的实施例；图2示意性地示出了根据本专利技术的图1的带隙基准发生器的一部分的替代实施例的一部分；图3示意性地示出了根据本专利技术的图1的带隙基准发生器的一部分的另一个替代实施例的一部分；图4示意性地示出了根据本专利技术的图1的带隙基准发生器的一部分的实施例；以及图5示意性地示出了根据本专利技术的半导体器件的放大的平面图。为了简单和清楚地说明，在图中的元件没必要按比例，并且在不同图中相同的参考数字表示相同的元件。另外，省略了公知步骤和元件的介绍和细节，以简化说明。如在这里所用的，电流载流电极的意思是传送通过器件的电流的器件的元件，例如，MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极，控制电极的意思是控制流过器件的电流的器件的元件，例如，MOS晶体管的栅极或者双极型晶体管的基极。具体实施例方式图1示意性地示出了低功耗并且在基准输出15产生精确的基准电压的基准电压发生器10的实施例的一部分。发生器10包括由发生器10以小于百分之百(100％)的占空比操作的可选择的带隙基准11。发生器10以发生器10的定时电路12确定的占空比选择性地使能和禁止基准11。形成基准11，当基准11被使能时在输出21产生带隙输出电压。基准11还包括使能输入19、基准单元33、可选择的基准放大器36、基准比较器37、禁止晶体管39、反相器38和电压有效输出22。当使能基准11时，所形成的基准11在大电流状态和高功耗状态下工作，而当禁止或未使能基准11时，基准11为低电流消耗。当使能时基准11在大电流状态下工作消除了低电流偏置的影响并有助于在输出15上提供精确的基准电压，而在低占空比下操作基准11降低了发生器10的功耗。通常，当基准11使能时，基准11具有至少30微安的电流消耗。放大器36在放大器36的使能输入35上从输入19接收定时信号或使能信号。当使能输入35为低时，禁止放大器36，而当输入35为高时，使能放大器36。正如本领域所公知的，放大器具有为放大器内部偏置晶体管的电流源。通过分别禁止或使能放大器36内部的电流源来禁止或使能可选择的放大器36。禁止电流源防止放大器36操作和为连接到放大器36的输出的任何负载提供除漏电流之外的电流。发生器10还包括存储元件13、存储开关或晶体管14和放大器16。存储晶体管14用来选择性地将输出21连接到元件13，以便在使能基准11时将带隙输出电压的值存储在元件13中。当禁止基准11时，存储在元件13上的电压用来保持输出15上的基准电压。放大器16接收存储在元件13上的电压，并用基准电压的值驱动输出15，以便在输出15上产生基准电压值。放大器16最好具有高输入阻抗，以便保持存储在元件13上的电压。输入阻抗通常至少为大约100GΩ。在优选实施例中，放大器16为用MOS晶体管形成的增益大致为一的电压跟随器，从而在输出15上的基准电压的值基本等于元件13上的电压的值。在优选实施例中，所形成的基准单元33包括第一基准晶体管32和第二基准晶体管34。晶体管32通过串联连接的电阻27和28连接到输出21。在电阻27和28的连接点形成节点29。晶体管34通过串联连接的电阻31连接到输出21。在电阻31与晶体管34之间的连接形成节点30。正如本领域所公知的，所形成的晶体管32和34具有不同的尺寸，晶体管32大于晶体管34，如用晶体管符号所表示的。本领域的技术人员应当理解，单元33是带隙单元的简化表示，并且单元33包括带隙基准的其它公知元件。形成定时电路12以产生加到使能输入19的定时信号或使能信号。定时电路12通常形成周期性产生的具有对称波形的脉冲形式的使能信号。占空比小于百分之百(100％)，并且通常小于百分之五十(50％)。在优选实施例中，占空比小于大约百分之三(3％)。当在输入19上的使能信号变高时，放大器36允许为晶体管32和34以及相应的电阻27、28和31提供电流。在输入19上的高使能信号还禁止晶体管39，以利于电流从放大器36的输出流出。当来自放大器36的电流流过晶体管32和24，并且流过电阻27、28和31时，在电阻28上形成大致等于晶体管32和34的基极-发射极电压差的电压。该电压通常称作ΔVbe电压。基准放大器36补偿节点29和30的电压，允许放大器36放大ΔVbe电压，以便在输出21上形成带隙输出电压。在节点30上形成的电压是称作Vbe电压的内部电压。基准比较器37比较带隙输出电压的值与在节点30上的Vbe电压或内部电压的值，以便在输出22形成控制信号或电压有效信号。电压有效信号表示输出电压与内部电压之间的差。所形成的比较器37的反相输入具有偏移电压，以便当禁止放大器36时能够正确操作。因此，输出电压的值必须大于内部电压加上偏移电压的值，以便使电压有效信号为高。当在输入19上的使能信号为高时，在输出21上的带隙输出电压的值大于在节本文档来自技高网...

【技术保护点】
一种形成基准电压发生器的方法，包括：形成在第一时间周期期间被使能以产生具有一个值的基准电压，而在第二时间周期期间被禁止的带隙电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：保罗米格里尔瓦卡，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]