电子封装件及其导电基材与制法制造技术

本发明专利技术涉及一种电子封装件及其导电基材与制法，包括于一绝缘膜中配置多个外露的导电元件，以于封装制程中，只需将半导体芯片与封装基板分别设于该绝缘膜的相对两表面上，即可使该半导体芯片经由该导电元件电性连接该封装基板，以完成封装制程，而无需先于半导体芯片上形成焊锡凸块，故本发明专利技术无需采买植设焊锡凸块的机台，有效降低制作电子封装件的成本。

【技术实现步骤摘要】
电子封装件及其导电基材与制法
本专利技术有关一种半导体封装技术，尤指一种电子封装件及其导电基材与制法。
技术介绍
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高集成度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wirebonding)的半导体封装技术外，业界主要经由覆晶(Flipchip)方式，以提升半导体装置的布线密度。图1A至图1B为现有覆晶式封装结构1的制法的剖视示意图。如图1A所示，先将一半导体芯片11经由多个焊锡凸块13结合至一封装基板10的电性接触垫100上，再回焊该焊锡凸块13。接着，如图1B所示，形成底胶14于该半导体芯片11与该封装基板10之间，以包覆所述焊锡凸块13。于结合该焊锡凸块13至该电性接触垫100之前，该焊锡凸块13的外表面上通常会形成氧化层，故于回焊该焊锡凸块13的过程中，需使用助焊剂(图略)移除该氧化物。然而，现有覆晶式封装结构1的制法中，需先于该半导体芯片11(或该封装基板10)上形成该多个焊锡凸块13，而用于植设该多个焊锡凸块13的机台昂贵，故现有制法的成本难以降低。此外，由于需使用助焊剂，因而于回焊过程中会残留助焊剂的部分材料于该封装结构1上，进而产生粗大焊接空隙，致使该焊锡凸块13与该电性接触垫100之间的接合失效，造成该封装结构1的可靠性不佳。另外，若该焊锡凸块13的直径极小，则在沾附助焊剂时，部分该焊锡凸块13会有沾附不完全的问题。因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
技术实现思路
鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件及其导电基材与制法，能有效降低制作电子封装件的成本。本专利技术的导电基材，包括：一绝缘膜，其具有相对的第一表面与第二表面；以及多个导电元件，其配置于该绝缘膜中且外露于该绝缘膜的第一表面与第二表面。前述的导电基材中，该绝缘膜设有多个供置放该多个导电元件的开孔。本专利技术还提供一种导电基材的制法，包括：提供一具有多个开孔的绝缘膜；以及设置导电元件于该开孔中。前述的导电基材及其制法中，还包括形成助焊材于该开孔中，以令该助焊材包覆该导电元件，使该导电元件表面覆盖有助焊材。前述的导电基材及其制法中，该导电元件为焊锡结构、金属柱或导电块体。前述的导电基材及其制法中，还包括于该绝缘膜中配置支撑件。例如，形成该支撑件的材料为导电材。或者，该支撑件与该导电元件的构造相同。本专利技术还提供一种电子封装件，包括：如前述的导电基材；承载结构，其设于该绝缘膜的第二表面上；以及电子元件，其设于该绝缘膜的第一表面上，使该电子元件经由该导电元件电性连接该承载结构。由上可知，本专利技术的电子封装件及其导电基材与制法中，主要经由在绝缘膜的开孔中设置导电元件以构成导电基材的设计，以于电子元件接合承载结构时，只需将该电子元件与该承载结构分别设于该绝缘膜的第一表面与第二表面上，即可使该电子元件经由该导电元件电性连接该承载结构，以完成封装制程，因而无需先于该电子元件或该承载结构上形成现有焊锡凸块，故相比于现有技术，本专利技术的制法无需采买植设焊锡凸块的机台，因而可有效降低制作该电子封装件的成本。此外，通过将该助焊材设于该开孔中，使该开孔限制该助焊材的布设范围，以令该助焊材不会溢流出预定区域，因而于回焊该导电元件后，该助焊材与该导电元件会于该开孔中相融合，故相比于现有技术，本专利技术可避免该助焊材残留于该电子封装件上，因而不会产生粗大焊接空隙，进而可避免该导电元件的接合失效的问题，以达到提升该电子封装件的可靠性的目的。另外，当该导电元件的最大宽度很小时，于回焊该导电元件后，该助焊材与该导电元件会于该开孔中相融合，故相比于现有技术，本专利技术可避免该导电元件沾附不完全的问题。附图说明图1A至图1B为现有覆晶式封装结构的制法的剖视示意图。图2A至图2E为本专利技术的电子封装件的制法的剖视示意图。图2E’及图2E”为图2E的不同实施例的剖视图。附图标记说明1封装结构10封装基板100电性接触垫11半导体芯片13焊锡凸块14底胶2电子封装件2a,2b,2c导电基材20承载结构200电性接点21电子元件21a作用面21b非作用面210电极垫23,23’导电元件23”支撑件24绝缘膜24a第一表面24b第二表面240开孔25助焊材d宽度。具体实施方式以下经由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2E为本专利技术的电子封装件2的制法的剖视示意图。如图2A所示，提供一具有多个开孔240的绝缘膜24，其具有相对的第一表面24a与第二表面24b，以令该开孔240贯穿该绝缘膜24而连通该第一表面24a与第二表面24b。于本实施例中，该绝缘膜24为胶带或其它粘性件，且利用激光、机钻或其它方式形成该开孔240。如图2B所示，设置导电元件23于各该开孔240中。于本实施例中，该导电元件23例如为焊锡凸块或焊球，并利用例如真空吸附方式，将所述导电元件23置放于各该开孔240中。如图2C所示，形成助焊材25于各该开孔240中，以令该助焊材25包覆该导电元件23，从而形成一导电基材2a。如图2D所示，提供一电子元件21及一具有多个电性接点200的承载结构20。于本实施例中，该承载结构20为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，如封装基板，其于介电材上形成线路层，如扇出(fanout)型重布线路层(redistributionlayer，简称RDL)。具体地，该电性接点200设于该承载结构20的置晶侧。应可理解地，该承载结构20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(lead-frame)或硅中介板(siliconinterposer)等载件，并不限于上述。此外，该电子元件21为主动元件、被动元件或其组合者，且该主动元件例如为半导体芯片，而该被动元件为例如电阻、电容及电感。本实施例中，该电子元件21本文档来自技高网...

【技术保护点】
1.一种导电基材，其特征在于，包括：/n一绝缘膜，其具有相对的第一表面与第二表面；以及/n多个导电元件，其配置于该绝缘膜中且外露于该绝缘膜的第一表面与第二表面。/n

【技术特征摘要】
20190715 TW 1081249131.一种导电基材，其特征在于，包括：
一绝缘膜，其具有相对的第一表面与第二表面；以及
多个导电元件，其配置于该绝缘膜中且外露于该绝缘膜的第一表面与第二表面。


2.根据权利要求1所述的导电基材，其特征在于，该绝缘膜设有多个供置放该多个导电元件的开孔。


3.根据权利要求1所述的导电基材，其特征在于，该导电元件表面覆盖有助焊材。


4.根据权利要求1所述的导电基材，其特征在于，该导电元件为焊锡结构、金属柱或导电块体。


5.根据权利要求1所述的导电基材，其特征在于，该导电基材还包括配置于该绝缘膜中的支撑件。


6.根据权利要求5所述的导电基材，其特征在于，形成该支撑件的材料为导电材。


7.根据权利要求5所述的导电基材，其特征在于，该支撑件与该导电元件的构造相同。


8.一种电子封装件，其特征...

【专利技术属性】
技术研发人员：林伟胜，陈汉宏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71