微组装基板结构及芯片微组装方法技术

本发明专利技术提供了一种微组装基板结构及芯片微组装方法，属于微波半导体产品微组装工艺技术领域，微组装基板结构包括印制电路板和接地铜箔；其中，印制电路板为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板开设有用于容纳芯片的安装槽；接地铜箔与印制电路板的背面贴合，用于与组装盒体焊接，接地铜箔上设有伸入安装槽内部的铜凸台，铜凸台的台面为用于焊接或通过导电胶粘接芯片的安装面，安装面上镀覆有镍金层。本发明专利技术还提供了一种采用上述微组装基板结构进行芯片安装的芯片微组装方法。本发明专利技术提供的微组装基板结构及芯片微组装方法，能够提高芯片微组装的效率和质量。

【技术实现步骤摘要】
微组装基板结构及芯片微组装方法
本专利技术属于微波半导体产品的微组装工艺
，更具体地说，是涉及一种微组装基板结构及芯片微组装方法。
技术介绍
目前，微波半导体产品的微组装技术的工艺流程为在基板上用于安装芯片的位置开设通槽，基板烧焊在组装盒体上，通过将芯片焊接或粘接在芯片载体(采用钼铜、钨铜、可伐等与芯片热膨胀系数相近的载体)上，然后再将芯片载体于通槽内与组装盒体进行烧焊或者粘接。这种方式由于基板烧焊在组装盒体上采用的焊料与芯片载体焊接在组装盒体上采用的焊料不同，因此，在芯片载体焊接前，对于基板烧焊后溢出在组装盒体的安装面(与通槽位置对应的裸露部分)上的焊料，必须用工具清除干净并整平，这项工作操作难度极大，尤其对小尺寸芯片对应的安装槽而言，在清除过程中，常常由于将基板戗坏或清理过度而露出盒体不可润湿的铝基材，从而使产品报废，且焊料清理不净还会导致焊接或导电胶粘结不牢的问题，另外，由于清除对于焊料耗费时间长，十分影响芯片微组装的工作效率。
技术实现思路
本专利技术的目的在于提供一种微组装基板结构及芯片微组装方法，旨在解决现有技术的芯片微组装工艺可靠性差、效率低的问题。为实现上述目的，本专利技术采用的技术方案是：提供一种微组装基板结构，包括印制电路板和接地铜箔；其中，印制电路板为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板上开设有用于容纳芯片的安装槽；接地铜箔与印制电路板的背面贴合，用于与组装盒体焊接，接地铜箔上设有伸入安装槽内部的铜凸台，铜凸台的台面为用于焊接或通过导电胶粘接芯片的安装面，安装面上镀覆有镍金层。作为本申请另一实施例，接地铜箔的厚度为195～205μm；铜凸台伸入安装槽内的深度为95～105μm。本专利技术提供的微组装基板结构的有益效果在于：与现有技术相比，本专利技术微组装基板结构，在进行芯片微组装时，开设的安装槽无需将整个基板完全挖通，只需挖通印制电路板露出接地铜箔，然后在露出的接地铜箔上镀铜形成伸入安装槽内部的铜凸台，铜凸台的台面作为安装面进行镀覆镍金层后能够与芯片直接进行焊接或粘接，工艺过程简单，芯片的微组装效率高；且由于接地铜箔无需挖通，因此安装面与组装盒体表面之间能够保持隔绝状态，从而能够避免接地铜箔与组装盒体进行焊接时向安装槽内溢出焊料，能够确保安装面的表面平整清洁，提高芯片与安装面之间的焊接或粘接可靠性，进而提高芯片微组装的成品率。本专利技术还提供了一种芯片微组装方法，包括以下步骤：在印制电路板的芯片安装位置开槽露出接地铜箔，获得芯片的安装槽；于安装槽内露出的接地铜箔上电镀铜，获得伸入安装槽内部的安装面；在获得的安装面上镀覆镍金层；将接地铜箔与组装盒体进行烧焊；将芯片焊接或粘接于镀覆了镍金层的安装面上；将焊接或粘接于安装面上的芯片的键合线与印制电路板上的相应的电路图形进行键合。作为本申请另一实施例，在印制电路板的芯片安装位置开槽露出接地铜箔，获得芯片的安装槽之前还包括：在印制电路板的背面粘合接地铜箔；其中，接地铜箔的厚度为195～205μm，且安装面伸入安装槽内的深度为95～105μm。作为本申请另一实施例，在获得的安装面上镀覆镍金层包括：在安装面上依次电镀镍、电镀金，获得镍金层。作为本申请另一实施例，将芯片焊接于镀覆了镍金层的安装面上包括：将芯片与安装面通过焊料片进行真空焊接，焊料片为In97Ag3焊料，焊接温度为160～170℃。作为本申请另一实施例，将芯片焊接于镀覆了镍金层的安装面上包括：在芯片背面进行搪锡；在安装面上进行搪锡；将搪锡后的芯片通过焊料片烧焊于搪锡后的安装面上。作为本申请另一实施例，搪锡采用的焊料为In97Ag3焊料；焊料片为In97Ag3焊料，烧焊温度为160～170℃。作为本申请另一实施例，焊料片的厚度为50～100μm。作为本申请另一实施例，将芯片粘接于镀覆了镍金层的安装面上包括：将芯片与安装面通过导电胶进行粘接并固化。本专利技术提供的芯片微组装方法的有益效果在于：与现有技术相比，本专利技术芯片微组装方法无需进行组装前的载体准备(包括载体设计、加工、管理等工作)、安装槽刮锡、载体两次搪锡、芯片与载体烧焊或粘接等多道工序，从而提高了芯片的微组装工作效率；由于开设的安装槽并未贯通接地铜箔，因此安装面与组装盒体表面之间能够保持隔绝状态，从而能够避免接地铜箔与组装盒体进行焊接时向安装槽内溢出焊料，能够确保安装面的表面平整清洁，提高芯片与安装面之间的焊接或粘接可靠性，进而提高芯片微组装的成品率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的微组装基板结构的结构示意图一；图2为本专利技术实施例提供的微组装基板结构的结构示意图二；图3为本专利技术实施例提供的芯片微组装方法的流程框图一；图4为本专利技术实施例提供的芯片微组装方法的流程框图二；图5为传统芯片微组装方法的工艺流程框图。图中：1、印制电路板；11、安装槽；2、接地铜箔；21、铜凸台；211、安装面；3、芯片；4、焊料片；5、组装盒体；6、焊接层。具体实施方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。请一并参阅图1至图3，现对本专利技术提供的微组装基板结构进行说明。所述微组装基板结构，包括印制电路板1和接地铜箔2；其中，印制电路板1为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板1上开设有用于容纳芯片3的安装槽11；接地铜箔2与印制电路板1的背面贴合，用于与组装盒体5焊接，接地铜箔2上设有伸入安装槽11内部的铜凸台21，铜凸台21的台面为用于焊接或通过导电胶粘接芯片3的安装面211，安装面211上镀覆有镍金层。应当说明，通常微组装基板上根据需要安装一个或多个芯片3，本实施例中只对其中一个安装位置的结构进行了说明，对于安装多个芯片3的微组装基板，相应的具有多个安装位置，每个安装位置都采用与本专利技术微组装结构描述的结构形式。另外，印制电路板1有单层结构的(参见图1)，也有多层层叠结构的(参见图2)，其中，单层结构的正面用于印刷电路图形，多层层叠结构的在每层的上表面即正面均印刷有相应的电路图形。本专利技术提供的微组装基板机构的制作方式：应当理解，采用单层结构或多层层叠结构的印制电路板1的微组装基板的制作方式相同，在此以单层结构进行说明，印制电路板1为刚性或柔性绝缘材料，一面用于印刷电路图形，另一面用于粘合铜箔，安装槽11采用挖槽的本文档来自技高网...

【技术保护点】
1.微组装基板结构，其特征在于，包括：/n印制电路板，为单层结构或多层层叠结构，所述单层结构的正面或所述多层层叠结构的正面及各层之间用于印刷电路图形，所述印制电路板上开设有用于容纳芯片的安装槽；/n接地铜箔，与所述印制电路板的背面贴合，用于与组装盒体焊接，所述接地铜箔上设有伸入所述安装槽内部的铜凸台，所述铜凸台的台面为用于焊接或通过导电胶粘接所述芯片的安装面，所述安装面上镀覆有镍金层。/n

【技术特征摘要】
1.微组装基板结构，其特征在于，包括：
印制电路板，为单层结构或多层层叠结构，所述单层结构的正面或所述多层层叠结构的正面及各层之间用于印刷电路图形，所述印制电路板上开设有用于容纳芯片的安装槽；
接地铜箔，与所述印制电路板的背面贴合，用于与组装盒体焊接，所述接地铜箔上设有伸入所述安装槽内部的铜凸台，所述铜凸台的台面为用于焊接或通过导电胶粘接所述芯片的安装面，所述安装面上镀覆有镍金层。


2.如权利要求1所述的微组装基板结构，其特征在于，所述接地铜箔的厚度为195～205μm；所述铜凸台伸入所述安装槽内的深度为95～105μm。


3.芯片微组装方法，其特征在于，包括以下步骤：
在印制电路板的芯片安装位置开槽露出接地铜箔，获得所述芯片的安装槽；
于所述安装槽内露出的所述接地铜箔上电镀铜，获得伸入所述安装槽内部的安装面；
在获得的所述安装面上镀覆镍金层；
将所述接地铜箔与组装盒体进行烧焊；
将所述芯片焊接或粘接于镀覆了所述镍金层的所述安装面上；
将焊接或粘接于所述安装面上的所述芯片的键合线与所述印制电路板上的相应的电路图形进行键合。


4.如权利要求3所述的芯片微组装方法，其特征在于，所述在印制电路板的芯片安装位置开槽露出接地铜箔，获得所述芯片的安装槽之前还包括：在所述印制电路板的背面粘合接地铜箔；
其...

【专利技术属性】
技术研发人员：杨建军，李泊，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北;13