像素结构制造技术

本发明专利技术公开一种像素结构，包括一栅极、一源极、一第一漏极、一第二漏极与一第三漏极、一第一像素电极、一第二像素电极、一扫描线与一数据线。上述的栅极、源极与第一漏极构成一第一薄膜晶体管，栅极、源极与第二漏极构成一第二薄膜晶体管，栅极、第二漏极与第三漏极构成一次薄膜晶体管。此外，第一像素电极与第一漏极电性连接，而第二漏极延伸至第二像素电极与基板之间，以形成一电容耦合电极。另外，第二像素电极与次薄膜晶体管的第三漏极电性连接。上述的扫描线配置于基板上，且扫描线与栅极电性连接，而数据线与源极电性连接。本发明专利技术的像素结构可有效避免显示画面有影像残留的现象，而具有良好的显示品质。

【技术实现步骤摘要】

本专利技术是有关于一种像素结构，且特别是有关于一种可提升显示品质的像 素结构。
技术介绍
现今社会多媒体技术相当发达，多半受惠于半导体元件与显示装置的进 步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优 越特性的液晶显示器已逐渐成为市场的主流。为了让液晶显示器有更好的显示 品质，目前市面上已发展出了各种广视角的液晶显示器，常见的例如有共平面切换式(in-plane switching, IPS)液晶显示器、边际场切换式(fringe field switching)液晶显示器与多域垂直酉己向式(multi-domain vertically alignment, MVA)液晶显示器等。图1是现有像素结构的剖面示意图。请参考图1，现有的像素结构100主 要包括一基板112、 一薄膜晶体管T、 一电容耦合电极118c (capacitor-coupling electrode)、 一第一像素电极119a、 一第二像素电极119b与一配向膜PI。具 体而言，薄膜晶体管T主要是由一栅极114、 一栅绝缘层116、 一半导体层117、 一源极118a与一漏极118b所构成。由图l可知，薄膜晶体管T为底栅极(bottom gate)结构，且保护层120覆盖此薄膜晶体管T。详细地说，薄膜晶体管T配 置于基板112上，且电容耦合电极118c会与薄膜晶体管T的漏极118b电性连 接。此外，第一像素电极119a是与薄膜晶体管T的漏极118b电性连接，而电 容耦合电极118c是位于第二像素电极119b与基板112之间。理想情况下，第一像素电极U9a会与第二像素电极U9b电性绝缘，而第 二像素电极119b可与其下方的电容耦合电极U8c耦合(coupling)。换言之， 在主动元件T开启后，第一像素电极119a与第二像素电极119b能分别具有不 同的电压，而使对应第一像素电极119a与第二像素电极119b的液晶(未绘示)能分别呈现不同的倾倒状态。值得注意的是，由于第二像素电极119b为浮置(floating)状态，因此第二像素电极119b与配向膜PI上的残留电荷不容易被 导出。如此一来，第二像素电极119b的效能便会受到残留电荷的影响，进而 使下一个显示画面有不良的影像残留问题，因此有进行改进的必要。
技术实现思路
本专利技术提供一种像素结构，其可有效避免显示画面有影像残留的现象。 本专利技术提供另一种像素结构，其具有良好的显示品质。 本专利技术提供一种像素结构，其适于配置于一基板上。本专利技术的像素结构包 括一薄膜晶体管、 一第一像素电极、 一第二像素电极、 一扫描线与一数据线。 其中，薄膜晶体管配置于基板上。本专利技术的薄膜晶体管包括一栅极、 一源极、 一第一漏极、 一第二漏极与一第三漏极。上述的栅极、源极与第一漏极构成一 第一薄膜晶体管，栅极、源极与第二漏极构成一第二薄膜晶体管，栅极、第二 漏极与第三漏极构成一次薄膜晶体管。当次薄膜晶体管与第二薄膜晶体管开启 时，次薄膜晶体管的导通电流小于第二薄膜晶体管的导通电流且成一特定比 例。此外，第一像素电极与第一薄膜晶体管的第一漏极电性连接，而第二漏极 延伸至第二像素电极与基板之间，以形成一电容耦合电极。另外，第二像素电 极与次薄膜晶体管的第三漏极电性连接。上述的扫描线配置于基板上，且扫描 线与栅极电性连接，而数据线与源极电性连接。本专利技术的像素结构中，上述的特定比例例如为0.05 0.3倍之间。 本专利技术的像素结构中，上述的第一像素电极具有多个狭缝。 本专利技术的像素结构中，上述的第二像素电极具有多个狭缝。 本专利技术的像素结构中，上述的像素结构还包括一共用配线图案，其配置于 基板上且电性连接至一共用电压。本专利技术的像素结构中，上述的共用配线图案至少部分沿着第一像素电极与 第二像素电极的边缘而延伸。本专利技术另提供一种像素结构，其适于配置于一基板上，本专利技术的像素结构 包括一薄膜晶体管、 一第一像素电极、 一第二像素电极、 一扫描线与一数据线。 其中，薄膜晶体管配置于基板上。本专利技术的薄膜晶体管包括一栅极、 一源极、一第一漏极与一第二漏极。此外，栅极、源极与第一漏极构成一主薄膜晶体管， 栅极、第一漏极与第二漏极构成一次薄膜晶体管。当主薄膜晶体管与次薄膜晶 体管开启时，次薄膜晶体管的导通电流远小于主薄膜晶体管的导通电流且成一 特定比例。本专利技术的第一像素电极与第一漏极电性连接，而部分的第一漏极延 伸至第二像素电极与基板之间以形成一电容耦合电极。此外，第二像素电极与 次薄膜晶体管的第二漏极电性连接。另外，上述的扫描线配置于基板上，且扫 描线与栅极电性连接，数据线与源极电性连接。本专利技术的像素结构中，上述的特定比例例如为0.05 0.3倍的间。本专利技术的像素结构中，上述的第一像素电极具有多个狭缝。 本专利技术的像素结构中，上述的第二像素电极具有多个狭缝。 本专利技术的像素结构中，上述的像素结构还包括一共用配线图案，其配置于基板上且电性连接至一共用电压。本专利技术的像素结构中，上述的共用配线图案至少部分沿着第一像素电极与第二像素电极的边缘而延伸。本专利技术的像素结构因采用导通电流相当小的次薄膜晶体管来与电容耦合电极对应的第二像素电极电性连接。因此，第二像素电极便可借由本专利技术的次薄膜晶体管而导出多余的残留电荷，以避免第二像素电极的正常效能，进而可有效抑制显示画面有影像残留的问题。 附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中图1是现有像素结构的剖面示意图。图2A是本专利技术第一实施例的像素结构示意图。图2B是本专利技术第一实施例的像素结构的电路示意图。图3A是本专利技术第二实施例的像素结构示意图。图3B是本专利技术第二实施例的像素结构的电路图。具体实施方式第一实施例图2A是本专利技术第一实施例的像素结构示意图，而图2B是本专利技术第一实施 例的像素结构的电路示意图。请同时参考图2A与图2B，本专利技术的像素结构 (pixel structure) 200包括一薄膜晶体管220、 一第一像素电极230a、 一第二 像素电极230b、 一扫描线240与一数据线250。其中，薄膜晶体管220配置于 一基板210上，并与扫描线240以及数据线250电性连接。实际制作中，开关 信号可以通过扫描线240的传递而将薄膜晶体管220开启，在薄膜晶体管220 开启后显示信号可以通过数据线250而传递至第一像素电极230a与第二像素电 极230b中。详细地说，本专利技术的薄膜晶体管220包括一栅极222、 一半导体层223、 一源极224、 一第一漏极226a、 一第二漏极226b与一第三漏极226c。这里要 说明的是，图2A所示的薄膜晶体管220为底栅极(bottom gate)的结构，当 然薄膜晶体管220也可以选用顶栅极(top gate)的结构，在此仅举例说明，并 不刻意限制。具体而言，扫描线240是与栅极222电性连接，而数据线250是与源极224 电性连接。其中，栅极222可以是扫描线240的部份所延伸而成，而源极224 可以是数据线250的部份延伸而成。这里要特别说明的是，本专利技术的栅极222、 源极224与第一漏极226a可构成如图2B所示的第一薄膜晶体管220a，而栅极 222、源极224与第二漏极本文档来自技高网...

【技术保护点】
一种像素结构，适于配置于一基板上，其特征在于，该像素结构包括：一薄膜晶体管，配置于该基板上，该薄膜晶体管包括一栅极、一源极、一第一漏极、一第二漏极与一第三漏极，其中该栅极、该源极与该第一漏极构成一第一薄膜晶体管，该栅极、该源极与该第二漏极构成一第二薄膜晶体管，该栅极、该第二漏极与该第三漏极构成一次薄膜晶体管，其中当该次薄膜晶体管与该第二薄膜晶体管开启时，该次薄膜晶体管的导通电流小于该第二薄膜晶体管的导通电流且成一特定比例；一第一像素电极，与该第一薄膜晶体管的第一漏极电性连接；一第二像素电极，该第二漏极延伸至该第二像素电极与该基板之间，以形成一电容耦合电极，其中该次薄膜晶体管的第三漏极与该第二像素电极电性连接；一扫描线，配置于该基板上，该扫描线与该栅极电性连接；以及　一数据线，与该源极电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：王明宗，柳智忠，张月泙，戴孟杰，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：71[中国|台湾]