数组衬底的制造方法技术

本发明专利技术提供一种数组衬底的制造方法，包括以下步骤。形成主动组件于衬底上。形成第一绝缘层于所述主动组件上。形成共通电极层于所述第一绝缘层上。形成第二绝缘层于所述共通电极层上。在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件。形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中。形成第三绝缘层于所述导电层上。在第三绝缘层中形成第二接触窗以暴露出部分的所述导电层。形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。本发明专利技术提供的数组衬底的制造方法可确保像素电极层与主动组件电性连接而提升良率。

Manufacturing method of array substrate

【技术实现步骤摘要】
数组衬底的制造方法
本专利技术涉及一种数组衬底的制造方法。
技术介绍
在现有的应用于内嵌式触控面板的数组衬底的制造方法中，由于共通电极层与像素电极层之间需设置有多层绝缘层，因此，若需使像素电极层与主动组件电性连接，即需贯通厚度过厚的绝缘层而导致易于产生蚀刻不完全现象，使得像素电极层与主动组件电性连接不完全而降低良率。
技术实现思路
本专利技术提供一种数组衬底的制造方法，其可确保像素电极层与主动组件电性连接而提升良率。根据本专利技术的实施例，本专利技术的数组衬底的制造方法包括以下步骤。形成主动组件于衬底上。形成第一绝缘层于所述主动组件上。形成共通电极层于所述第一绝缘层上。形成第二绝缘层于所述共通电极层上。在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件。形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中。形成第三绝缘层于所述导电层上。在第三绝缘层中形成第二接触窗以暴露出部分的所述导电层。形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。在根据本专利技术的实施例的数组衬底的制造方法中，形成所述主动组件的步骤包括以下步骤。形成栅极层于所述衬底上。形成栅极绝缘层于所述栅极层上。形成源极层以及漏极层于所述栅极绝缘层上。在根据本专利技术的实施例的数组衬底的制造方法中，在形成所述源极层以及所述漏极层于所述栅极绝缘层上的步骤前，还包括形成半导体层于所述栅极绝缘层上，且所述半导体层与所述栅极层相对设置。在根据本专利技术的实施例的数组衬底的制造方法中，所述第一接触窗暴露出部分的所述漏极层。在根据本专利技术的实施例的数组衬底的制造方法中，在所述第一绝缘层以及所述第二绝缘层中形成所述第一接触窗时，同时于所述第一绝缘层中形成第三接触窗，所述第三接触窗暴露出部分的所述共通电极层。在根据本专利技术的实施例的数组衬底的制造方法中，所述导电层更填入于所述第三接触窗中。在根据本专利技术的实施例的数组衬底的制造方法中，所述导电层的材料为氧化铟锡、铝、钼或其组合。在根据本专利技术的实施例的数组衬底的制造方法中，所述第一接触窗与所述第二接触窗至少部分地连接。在根据本专利技术的实施例的数组衬底的制造方法中，所述主动组件通过所述导电层与所述像素电极层电性连接。由于本专利技术的数组衬底的制造方法于形成覆盖共通电极层的第三绝缘层之前即形成贯通第一绝缘层与第二绝缘层的接触窗，因此可避免所需蚀刻的绝缘层的厚度过厚而导致的蚀刻不完全现象。此外，本专利技术通过形成于第一接触窗中的导电层作为像素电极层与主动组件电性连接的桥梁。藉此，本专利技术可确保像素电极层与主动组件电性连接，而提升良率。附图说明包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。图1A至图1I为本专利技术一实施例的数组衬底的制造方法的剖面示意图。具体实施方式现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。本专利技术也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的组件，以下段落将不再一一赘述。另外，实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本专利技术。图1A至图1I为本专利技术一实施例的数组衬底的制造方法的剖面示意图。请参照图1A，形成栅极层110于衬底100上。衬底100可为可挠式衬底，例如聚合物衬底或塑料衬底，但本专利技术并不限于此。在其他实施方式中，衬底100也可以是刚性衬底，例如玻璃衬底、石英衬底或硅衬底。在一实施例中，栅极层110的形成方法是通过物理气相沉积法或金属有机化学气相沉积法后再进行微影蚀刻工艺而形成。举例来说，可先通过物理气相沉积法或金属有机化学气相沉积法形成覆盖衬底100的栅极材料层(未示出)。接着，在栅极材料层上形成图案化光致抗蚀剂材料层(未示出)。之后，以图案化光致抗蚀剂层为罩幕，对栅极材料层进行蚀刻工艺，以形成栅极层110。请参考图1B，形成栅极绝缘层120于栅极层110上。栅极绝缘层120可例如覆盖栅极层110。在一实施例中，栅极绝缘层120的形成方法是通过物理气相沉积法或化学气相沉积法而形成。在本实施例中，栅极绝缘层120的材料可为无机材料(例如氧化硅、氮化硅、氮氧化硅或其组合)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂、压克力系树脂或其组合)或上述的组合，但本专利技术不以此为限。栅极绝缘层120可为单层结构，但本专利技术并不限于此。在其他实施例中，栅极绝缘层120也可为多层结构。请继续参照图1B，在形成栅极绝缘层120后，形成半导体层130于栅极绝缘层120上。在一实施例中，半导体层130的形成方法是通过微影蚀刻工艺而形成。举例来说，可先通过物理气相沉积法或金属有机化学气相沉积法于栅极绝缘层120上形成半导体材料层(未示出)。接着，在半导体材料层上形成图案化光致抗蚀剂材料层(未示出)。之后，以图案化光致抗蚀剂层为罩幕，对半导体材料层进行蚀刻工艺，以形成半导体层130。半导体层130的材料可为非晶硅，但本专利技术不以此为限。多个半导体层130的材料也可为多晶硅、微晶硅、单晶硅、纳米晶硅或其它具有不同晶格排列的半导体材料或金属氧化物半导体材料。在一实施例中，半导体层130与栅极层110相对应地设置。请参照图1C，形成源极层142以及漏极层144于栅极绝缘层120上。在一实施例中，源极层142以及漏极层144的形成方法是通过物理气相沉积法或金属有机化学气相沉积法后再进行微影蚀刻工艺而形成。举例来说，可先通过物理气相沉积法或金属有机化学气相沉积法于衬底100上形成金属材料层(未示出)以覆盖栅极绝缘层120以及半导体层130。接着，在金属材料层上形成图案化光致抗蚀剂材料层(未示出)。之后，以图案化光致抗蚀剂层为罩幕，对金属材料层进行蚀刻工艺，以形成源极层142以及漏极层144。因此，在本实施例中，源极层142以及漏极层144为同一层金属层140。栅极110、半导体层130、源极层142以及漏极层144可构成主动组件300。在本实施例中，主动组件300为本领域技术人员所知晓的任一种底部栅极型薄膜晶体管。然而，本实施例虽然是以底部栅极型薄膜晶体管为例，但本专利技术不限于此。在其他实施例中，主动组件300也可以是顶部栅极型薄膜晶体管或是其它合适类型的薄膜晶体管。请参照图1D，形成第一绝缘层150于源极层142以及漏极层144上。第一绝缘层150可覆盖源极层142以及漏极层144。在一实施例中，第一绝缘层150的形成方法是通过物理气相沉积法或化学气相沉积法而形成。在本实施例中，第一绝缘层150的材料可为无机材料(例如氧化硅、氮化硅、氮氧化硅或其组合)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂、压克力系树脂或其组合)或上述的本文档来自技高网...

【技术保护点】
1.一种数组衬底的制造方法，其特征在于，包括：/n形成主动组件于衬底上；/n形成第一绝缘层于所述主动组件上；/n形成共通电极层于所述第一绝缘层上；/n形成第二绝缘层于所述共通电极层上；/n在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件；/n形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中；/n形成第三绝缘层于所述导电层上；/n在第三绝缘层中形成第二接触窗，以暴露出部分的所述导电层；以及/n形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。/n

【技术特征摘要】
1.一种数组衬底的制造方法，其特征在于，包括：
形成主动组件于衬底上；
形成第一绝缘层于所述主动组件上；
形成共通电极层于所述第一绝缘层上；
形成第二绝缘层于所述共通电极层上；
在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件；
形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中；
形成第三绝缘层于所述导电层上；
在第三绝缘层中形成第二接触窗，以暴露出部分的所述导电层；以及
形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。


2.根据权利要求1所述的数组衬底的制造方法，其特征在于，形成所述主动组件的步骤包括：
形成栅极层于所述衬底上；
形成栅极绝缘层于所述栅极层上；以及
形成源极层以及漏极层于所述栅极绝缘层上。


3.根据权利要求2所述的数组衬底的制造方法，其特征在于，在形成所述源极层以及所述漏极层于所述栅极绝缘层上的...

【专利技术属性】
技术研发人员：陆富财，王豪，余彦霖，邱奕勋，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：中国台湾;71