单晶硅局域SOI衬底及光电器件制造技术

本实用新型专利技术提供一种单晶硅局域SOI衬底及光电器件，单晶硅局域SOI衬底包括：硅衬底，所述硅衬底上具有局域SOI区域槽；介质层，填充于所述局域SOI区域槽中并覆盖于所述硅衬底表面，所述介质层中具有种子槽，所述种子槽显露所述硅衬底；单晶硅层，填充于所述种子槽并覆盖于所述介质层表面，所述单晶硅层与所述种子槽底部的硅衬底相接触。本实用新型专利技术可以在体硅衬底上形成局域SOI，从而实现光芯片与电芯片的单片集成。

Monocrystalline silicon local SOI substrate and optoelectronic devices

【技术实现步骤摘要】
单晶硅局域SOI衬底及光电器件
本技术属于半导体材料与器件领域，特别是涉及一种单晶硅局域SOI衬底、光电器件及制备方法。
技术介绍
光电集成技术是未来信息产业发展的关键技术之一，是实现芯片小型化、克服信号延迟及突破摩尔定律瓶颈的关键技术方案。现阶段光电集成的方案是将电芯片和光芯片做在不同的芯片上，然后通过引线、倒装焊、2.5D/3D等技术实现光电互联。在同一衬底上采用标准CMOS工艺实现电芯片与光芯片的单片集成，能有效提升芯片集成度与芯片速率，同时降低工艺成本，是光电集成芯片的重要发展方向之一。然而，作为微电子芯片(Intel、Apple、NvidiaCPU/GPU、全电脑内存、闪存等)的主导制造平台，体硅CMOS工艺中缺乏一种具有合适光学性能的半导体材料来实现大块的有源无源光子功能。到目前为止，所有将光芯片集成到CMOS中的努力都局限于绝缘体上的硅(SOI)材料商。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种单晶硅局域SOI衬底、光电器件及制备方法，用于解决现有技术中基于多晶硅SOI材料制备的光芯片性能难以提高的问题。为实现上述目的及其他相关目的，本技术提供一种单晶硅局域SOI衬底的制备方法，所述制备方法包括步骤：1)提供一硅衬底，在所述硅衬底上刻蚀出局域SOI区域槽；2)于所述局域SOI区域槽及所述硅衬底表面沉积介质层，并进行化学机械抛光工艺形成平坦表面，所述平坦表面停留在所述介质层表面，且在所述介质层中刻蚀出种子槽，所述种子槽显露所述硅衬底表面；3)沉积非晶硅层于所述种子槽及所述介质层表面，采用化学机械抛光工艺形成平坦表面，并通过热退火固相外延工艺使所述非晶硅层重新结晶形成覆盖于所述硅衬底及介质层表面的单晶硅层，以形成所述单晶硅局域SOI衬底。可选地，所述局域SOI区域槽的深度介于1微米～10微米之间。可选地，步骤2)采用化学气相沉积工艺于所述局域SOI区域槽及所述硅衬底表面沉积介质层，所述介质层的厚度大于所述局域SOI区域槽的深度，所述介质层的材料包括二氧化硅、氮氧化硅及氮化硅中的一种。可选地，步骤3)采用磁控溅射方法或化学气相沉积方法沉积非晶硅层于所述种子槽及所述介质层表面，所述非晶硅层的厚度介于50纳米～5000纳米之间。可选地，步骤3)所述热退火固相外延工艺的退火温度介于500～1200℃之间，退火时间介于0.5分钟～120分钟。本技术还提供一种基于单晶硅局域SOI衬底的光电器件的制备方法，所述制备方法包括步骤：1)采用单晶硅局域SOI衬底的制备方法制备单晶硅局域SOI衬底；2)于所述硅衬底及其上方的单晶硅层制备电学器件，于所述介质层上的单晶硅层上制备光学器件。可选地，所述电学器件包括半导体晶体管、二极管、电阻及电容中的一种或多种，所述光学器件包括光波导、有源器件及无源器件中的一种或多种。本技术还提供一种单晶硅局域SOI衬底，包括：硅衬底，所述硅衬底上具有局域SOI区域槽；介质层，填充于所述局域SOI区域槽中并覆盖于所述硅衬底表面，所述介质层中具有种子槽，所述种子槽显露所述硅衬底；单晶硅层，填充于所述种子槽并覆盖于所述介质层表面，所述单晶硅层与所述种子槽底部的硅衬底相接触。可选地，所述局域SOI区域槽的深度介于1微米～10微米之间。可选地，所述介质层的材料包括二氧化硅、氮氧化硅及氮化硅中的一种。可选地，所述非晶硅层的厚度介于50纳米～5000纳米之间。本技术还提供一种基于单晶硅局域SOI衬底的光电器件，包括：单晶硅局域SOI衬底；电学器件，制备于所述硅衬底及其上方的单晶硅层上；光学器件，制备于所述介质层上的单晶硅层上。可选地，所述电学器件包括半导体晶体管、二极管、电阻及电容中的一种或多种，所述光学器件包括光波导、有源器件及无源器件中的一种或多种。如上所述，本技术的晶硅局域SOI衬底、光电器件及制备方法，具有以下有益效果：第一，与在SOI衬底上集成光电器件方案相比，本技术可以在体硅及局域SOI上实现光电器件集成，即可以体硅上集成电学器件，在局域SOI上集成光学器件，具有更优的电学性能以及更低的成本。第二，与现有体硅上多晶硅局域SOI方案相比，本技术通过特殊的固相外延工艺，可实现单晶硅局域SOI，能有效提升光学器件性能。第三，体硅衬底上的部分介质层被保留，即体硅衬底中也插入厚度较薄的介质层，并形成种子槽以利于固相外延，保留较薄的一层介质层可使电学器件获得一定程度SOI的效果，如降低CMOS的闩锁效应(latchup)效应等，同时种子槽内的单晶硅层与体硅接触，能一定程度抑制SOI存在的浮体效应，从而大大提升电学器件的整体性能。附图说明图1显示为本技术实施例的基于单晶硅局域SOI衬底的光电器件的制备方法的步骤流程示意图。图2～图9显示为本技术实施例的基于单晶硅局域SOI衬底的光电器件的制备方法各步骤所呈现的结构示意图。元件标号说明101硅衬底102局域SOI区域槽103介质层104非晶硅层105单晶硅层106电学器件107光学器件201种子槽S11～S14步骤1)～步骤4)具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。如在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。经研究发现，可以通过在二氧化硅(SiO2)上沉积多晶硅材料，形成局部SOI衬底，进而制备光学芯片。然而，基于多晶本文档来自技高网...

【技术保护点】
1.一种单晶硅局域SOI衬底，其特征在于，包括：/n硅衬底，所述硅衬底上具有局域SOI区域槽；/n介质层，填充于所述局域SOI区域槽中并覆盖于所述硅衬底表面，所述介质层中具有种子槽，所述种子槽显露所述硅衬底；/n单晶硅层，填充于所述种子槽并覆盖于所述介质层表面，所述单晶硅层与所述种子槽底部的硅衬底相接触。/n

【技术特征摘要】
1.一种单晶硅局域SOI衬底，其特征在于，包括：
硅衬底，所述硅衬底上具有局域SOI区域槽；
介质层，填充于所述局域SOI区域槽中并覆盖于所述硅衬底表面，所述介质层中具有种子槽，所述种子槽显露所述硅衬底；
单晶硅层，填充于所述种子槽并覆盖于所述介质层表面，所述单晶硅层与所述种子槽底部的硅衬底相接触。


2.根据权利要求1所述的单晶硅局域SOI衬底，其特征在于：所述局域SOI区域槽的深度介于1微米～10微米之间。


3.根据权利要求1所述的单晶硅局域SOI衬底，其特征在于：所述介质层的材料包括二氧化硅、氮氧化硅及氮化硅中的一种。

【专利技术属性】
技术研发人员：汪巍，方青，涂芝娟，曾友宏，蔡艳，余明斌，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：新型
国别省市：上海;31