一种基于SOI衬底的TVS器件制造技术

本实用新型专利技术涉及一种基于SOI衬底的TVS器件，基本单元由二氧化硅埋层和二氧化硅深、浅槽构成隔离层，所述的二氧化硅埋层表面有依序第一二氧化硅深槽、第一N‑区、N+区、第二二氧化硅深槽、第二N‑区、NW区和第三二氧化硅深槽，包含二个结构相同且由P+/P‑/N‑区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；一个由NW/P+区构成TVS管。本实用新型专利技术基于SOI衬底的TVS器件大大减小了TVS器件在工作时的漏电损耗，超低电容，更低钳位电压和降低了体内寄生电阻，因此钳位电压也相应很低。比常规产品低20%左右。

A TVS device based on SOI substrate

【技术实现步骤摘要】
一种基于SOI衬底的TVS器件
本技术涉及一种半导体器件工艺制造的
，尤其是一种基于SOI衬底的TVS器件。
技术介绍
TVS（瞬态电压抑制器）器件是一种钳位过压保护器件，它能够在很短的时间内将浪涌电压固定在一个比较低的电压水平，使后端集成电路免受过浪涌电压的冲击，避免其损坏坏。TVS器件主要应用在各类接口电路当中，如手机、平板、电视机、电脑主机中均有大量TVS保护器件。目前随着集成电路IC不断向小型化、低电压、低功耗的方向发展，对相应的TVS保护器件也提出了相应的性能要求，即要求TVS的钳位电压尽可能的低，同时漏电流和电容也不能有明显的增大。如本申请人专利号：201510886621.9涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO2层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本专利技术所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。申请号：201910053040.5本专利技术公开了TVS器件
的一种TVS器件芯片，包括封装外壳、TVS芯片层、过流芯片层、第一引脚与第二引脚，所述封装外壳的内腔设置TVS芯片层与过流芯片层，所述TVS芯片层的底部通过接线连接第一引脚的一端，所述过流芯片层的顶部通过接线连接第二引脚的一端，通过新型的TVS内部两路芯片设计，一路芯片可以满足瞬态电压钳位保护作用，一路芯片在持续过流时，自身断开，且通过复位过流填充物中的高分子聚合物，当断电和故障排除后，其集温降低，态密度增大，相变复原，纳米晶体还原成链状导电通路，使TVS器件恢复为正常状态，从而保证不会引起电路的短路，不会导致电路的火灾。采用现有技术制造的TVS器件往往不能很好的平衡TVS的各个参数，当钳位电压较低时，漏电流和电容往往较大，漏电流增大导致整个电路的功耗上升，电容较大时导致高频信号在传输过程容易发生丢失。
技术实现思路
为解决上述问题，技术目的在于：提出一种基于SOI衬底的TVS器件，不但具有超小漏电、超低电容，同时，钳位电压较低。本技术可以通过以下技术方案实现：一种基于SOI衬底的TVS器件，采用SOI衬底，其特征在于，基本单元由二氧化硅埋层和二氧化硅槽构成隔离层，所述的二氧化硅埋层表面有依序第一二氧化硅深槽、第一N-区、N+区、第二二氧化硅深槽、第二N-区、NW区和第三二氧化硅深槽，其中，所述的二氧化硅埋层厚度不小于6000Å；在第一、第二N-区表面并列设有掺杂第一P-区、第一二氧化硅浅槽、第二P-区、第二二氧化硅浅槽，且分别在第一、二P-区表面掺杂形成有第一、二P+区，构成二个结构相同且由P+/P-/N-区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；在NW区表面形成有掺杂第三P+区，由NW/第三P+区构成TVS管，第三P+区截面大于第一、二P+区的截面，且第三P+区二侧由第二二氧化硅深槽、第三二氧化硅浅槽隔离；在第一和三P+区上表面有金属接地端，在N+和第二P+上表面有金属IO端，上表面其他部分由钝化层覆盖隔离。本技术采用SOI衬底，由于二氧化硅埋层、二氧化硅深槽和浅槽的隔离层的存在，可以彻底消除衬底漏电流，大大减小了TVS器件在工作时的漏电损耗；两个降容二极管一、二的结构相同，均由P+/P-/N-组成PN结构成，在P+区两侧均有二氧化硅槽隔离，使其横向的侧面结消除，只有纵向有结界面，故具有很小的结面积，因此电容也较小；TVS管的P+区面积较大，相应的与NW区形成的结面积也较大，因此本技术具有很强的防浪涌电压电流的能力。另一方面，TVS管的NW区下方因为有埋氧化层隔离，减少了电流散射的路径，降低了体内寄生电阻，因此，钳位电压也相应很低。在上述方案基础上，所述的N-区优选的电阻率50~100Ω*cm，N-层厚度为2~8μm。在上述方案基础上，所述的二氧化硅深槽的深度为2~8μm，宽度为1~2μm。在上述方案基础上，所述的二氧化硅浅槽深度在0.5~1μm，宽度为1~3μm。在上述方案基础上，所述的NW区注入元素为磷，注入剂量为1E12~1E13cm-2，注入能量为80~120Ke。.在上述方案基础上，所述的N+区注入元素为磷或者砷，注入剂量为1E15~1E16cm-2，注入能量为80~120KeV。在上述方案基础上，所述的P-区注入元素为硼，注入剂量为5E12~5E13cm-2，注入能量为80~100KeV，且P-结深小于或等于二氧化硅浅槽的深度。在上述方案基础上，所述的P+区注入元素为硼或二氟化硼，注入剂量为1E15~1E16cm-2，注入能量为40~50KeV，P+结深小于二氧化硅浅槽的深度。同时由于P-和N-区掺杂较淡，故具有较宽的空间电荷区，这进一步降低的电容，最终使整个器件具有超低电容的特性。本技术一种基于SOI衬底的TVS器件的制备方法，包括下述步骤：步骤一，使用SOI衬底硅片，优选N-型电阻率50~100ohm*CM，二氧化硅埋层厚度为6000Å以上，表面N-层厚度为2~8μm；步骤二，在硅片正面涂胶、光刻、定义出深槽区窗口，然后，刻蚀出深槽至与二氧化硅埋层相连，并使二氧化硅深槽的宽度为1~2μm，在深槽内进行二氧化硅淀积，再将表面多余的二氧化硅去除；步骤三，在步骤二制得的硅片正面刻蚀出浅槽，并在浅槽内填充二氧化硅，然后再将表面多余的二氧化硅去除，二氧化硅浅槽深度在0.5~1μm、宽度为1~3μm；步骤四，对步骤三制得的硅片正面进行NW区注入元素为磷，注入剂量为1E12~1E13CM-2，注入能量为80~120KeV；步骤五，对步骤四制得的硅片正面进行N+区注入元素为磷或者砷，注入剂量为1E15~1E16CM-2，注入能量为80~120KeV；步骤六，将步骤五制得的硅片送入炉管，进行热过程推进，在1100~1150℃，推进时间为30~60分钟，使得NW区和N+区域与二氧化硅埋层相接通；步骤七，将步骤六制得的硅片正面P-注入元素为硼，注入剂量为5E12~5E13CM-2，注入能量为80~100KeV，使P-结深小于或等于二氧化硅浅槽的深度；步骤八，将步骤七制得的硅片在P-表面通过光刻、注入、去胶工艺制备P+区，然后进行快速热退火，激活注入杂质离子，P+注入元素为硼或二氟化硼，注入剂量为1E15~1E16CM-2，注入能量为40~50KeV，P+区深小于二氧化硅浅槽的深度；步骤九，将步骤八制得的硅片淀积金属层，然后，再刻蚀在N+和第二P+区表面形成金属IO端，在第一、三P+表面形成金属接地端；步骤十，将步骤八制得的硅片表面进行钝化层淀积，本文档来自技高网...

【技术保护点】
1.一种基于SOI衬底的TVS器件，采用SOI衬底，其特征在于，基本单元由二氧化硅埋层和二氧化硅槽构成隔离层，所述的二氧化硅埋层表面依序有第一二氧化硅深槽、第一N-区、N+区、第二二氧化硅深槽、第二N-区、NW区和第三二氧化硅深槽，其中，/n所述的二氧化硅埋层厚度不小于6000Å；在第一、第二N-区表面并列设有掺杂第一P-区、第一二氧化硅浅槽、第二P-区、第二二氧化硅浅槽，且分别在第一、二P-区表面掺杂形成有第一、二P+区，构成二个结构相同且由P+/P-/N-区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；/n在NW区表面形成有掺杂第三P+区，由NW/第三P+区构成TVS管，第三P+区截面大于第一、二P+区的截面，且第三P+区二侧由第二二氧化硅深槽、第三二氧化硅浅槽隔离；/n在第一和三P+区上表面有金属接地端，在N+和第二P+上表面有金属IO端，上表面其他部分由钝化层覆盖隔离。/n

【技术特征摘要】
1.一种基于SOI衬底的TVS器件，采用SOI衬底，其特征在于，基本单元由二氧化硅埋层和二氧化硅槽构成隔离层，所述的二氧化硅埋层表面依序有第一二氧化硅深槽、第一N-区、N+区、第二二氧化硅深槽、第二N-区、NW区和第三二氧化硅深槽，其中，
所述的二氧化硅埋层厚度不小于6000Å；在第一、第二N-区表面并列设有掺杂第一P-区、第一二氧化硅浅槽、第二P-区、第二二氧化硅浅槽，且分别在第一、二P-区表面掺杂形成有第一、二P+区，构成二个结构相同且由P+/P-/N-区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；
在NW区表面形成有掺杂第三P+区，由NW/第三P+区构成TVS管，第三P+区截面大于第一、二P+区的截面，且第三P+区二侧由第二二氧化硅深槽、第三二氧化硅浅槽隔离；
在第一和三P+区上表面有金属接地端，在N+和第二P+上表面有金属IO端，上表面其他部分由钝化层覆盖隔离。


2.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的N-区的电阻率50~100Ω*cm，N-层厚度为2~8μm。


3.根据权利要求1所述的基于SOI衬底的...

【专利技术属性】
技术研发人员：蒋骞苑，苏海伟，赵德益，赵志方，吕海凤，张啸，王允，张彩霞，
申请(专利权)人：上海维安半导体有限公司，
类型：新型
国别省市：上海;31