像素化电容受控的ESC制造技术

本文所述的实现方式提供一种像素化静电夹盘，该像素化静电夹盘能够对静电夹盘与置于该静电夹盘上的基板之间的RF耦接进行侧向调谐和方位角调谐。在一个实施例中，像素化静电夹盘(ESC)可包括：电介质体，具有工件支撑表面，该工件支撑表面配置成在其上接受基板；一个或多个夹紧电极，安置在该像素化静电夹盘中；以及多个像素电极。该多个像素电极可在浮动状态与接地状态之间切换，具有对地的可变电容，或者既可在浮动状态与接地状态之间切换，又具有对地的可变电容。像素电极和夹紧电极形成电路，该电路可操作以将该基板静电地夹紧至该工件支撑表面。

【技术实现步骤摘要】
【国外来华专利技术】背景
本文所述的实现方式总体上关于半导体制造，并且更特定地关于静电夹盘以及使用该静电夹盘的方法。
技术介绍
随着器件图案的特征尺寸变得更小，对这些特征的临界尺寸(critical dimension；CD)的要求成为对于稳定且可重现的器件性能的更重要的准则。由于腔室的不对称性(诸如，腔室和基板温度、流导和RF场)，跨处理腔室内经处理的基板的可允许的CD变化难以达成。在利用静电夹盘的工艺中，由于在基板下方的夹盘的非均质构造，跨基板的表面的蚀刻的均匀性具有挑战性。例如，静电夹盘中的一些区域具有气孔，而其他区域则具有从所述气孔侧向偏离的升举销孔。又一些其他区域具有夹紧电极，而其他区域则具有从夹紧电极侧向偏离的加热器电极。夹盘的非均质构造导致射频(radio frequency；RF)场的不均匀性，此不均匀性直接影响跨基板表面的蚀刻。静电夹盘的结构可能在侧向上且在方位角上变化，这使夹盘与基板之间的RF场的均匀性复杂化且难以获得，从而导致跨夹盘表面的RF场中的局部变化性。基于等离子体的工艺可能对于至静电夹盘的小局部RF耦接变化非常敏感。由此，局部射频耦接变化导致沿基板的表面的处理结果的不均匀性。因此，存在对改进的静电夹盘的需要。
技术实现思路
本文所述的实现方式提供一种像素化ESC，该像素化ESC允许对对
ESC与置于该ESC上的基板之间的RF耦接进行侧向调谐和方位角调谐。在一个实施例中，像素化静电夹盘(pixelated electrostatic chuck；ESC)可包括：电介质体，具有工件支撑表面，所述工件支撑表面配置成在其上接受基板；一个或多个夹紧电极，安置于像素化ESC中；以及多个像素电极。多个像素电极可在浮动状态与接地状态之间切换，具有对地的可变电容，或者既可在浮动状态与接地状态之间切换，又具有对地的可变电容。像素电极和夹紧电极形成电路，该电路可操作以将基板静电地夹紧至工件支撑表面。在另一实施例中，提供一种处理腔室。所述处理腔室包括腔室主体，该腔室主体中安置有像素化静电夹盘(ESC)。像素化ESC可如上所述那样配置。在又一实施例中，提供一种用于处理基板的方法，该方法包括：向形成于像素化静电夹盘中的主夹紧电极施加功率；将侧向分布在像素化静电夹盘内的多个像素电极中的一个或多个选择性地耦接到地面以将基板紧固至像素化静电夹盘；以及在像素化静电夹盘上处理基板。附图说明因此，为了可详细地理解本专利技术的上述特征的方式，可通过参考实现方式对上文中简要概述的本专利技术进行更特定的描述，这些实现方式中的一些在附图中示出。然而，将注意的是，附图仅示出本专利技术的典型实现方式，因此附图将不被视作限制本专利技术的范围，因为本专利技术可承认其他同样有效的实现方式。图1是处理腔室的示意性横剖面侧视图，该处理腔室中具有像素化静电夹盘的一个实施例；图2是详细说明像素化静电夹盘和基板支撑组件的多个部分的部分示意性横剖面侧视图；图3是示出在像素化静电夹盘中的可调电容器和电极的布局的部分平面顶视图；图4是沿图3的剖面线A-A截取的横剖面视图，这些图示出电容器在像素化静电夹盘中的简化布线示意图；图5是示出RF可变电容器的部分布线示意图；以及图6是利用像素化静电夹盘处理基板的一个实施例的流程图。为了便于理解，已在可能的情况下使用完全相同的附图标记指定诸图所共有的完全相同的元件。构想了在一个实现方式中公开的元件可有利地用于其他实现方式而无需特定的陈述。具体实施方式随着半导体工业正在将电子特征尺寸缩小至亚纳米水平，蚀刻速率和临界尺寸均匀性要求同样缩至接近原子尺寸的埃水平。在这种情况下，基板温度必须非常均匀(例如对于小于20纳米的节点，小于约0.5℃)或能以使用非常精细的分辨率来调谐以定制跨基板的工艺均匀性。然而，对于小于10纳米的半导体技术节点而言，即使低至0.25℃或更低的温度均匀性也不足以维持工艺均匀性。影响工艺均匀性的一个因素是在静电夹盘的圆盘内的夹紧电极的电介质深度。电介质深度是圆盘的顶部与包括夹紧电极的高电压栅格之间的距离。圆盘的基板支撑表面地形与电介质深度都显著地影响基板对ESC的RF耦接。对基板的较强的射频(RF)耦接可增加蚀刻速率，反之亦然。由此，跨ESC侧向地控制工件对地的局部电容是重要的工艺控制参数，在本文中公开的本专利技术的所述工艺控制参数已经证实为有效的工艺控制属性，以用于定制对使用ESC执行的工艺的侧向和/或方位角蚀刻速率均匀性和/或CD控制。本文所述的实现方式提供像素化静电夹盘(ESC)，该像素化ESC允许对像素化ESC与诸如基板之类的工件的RF耦接进行局部调谐、侧向调谐以及方位角调谐，进而允许对像素化ESC上的基板与地面的侧向RF耦接进行侧向调谐和方位角调谐。此外，针对基板与地面的耦接而对像素化ESC中的电容的局部变化的控制通过消除(或在一些情况下诱发)受RF耦接影响的工艺变化，来大幅增强在该像素化ESC上执行的工艺。由此，像素化ESC允许对在跨基板的几乎任何位置之间的埃水平蚀刻速率和临界尺寸(CD)均匀性进行控制。本文还描述对在像素化ESC上处理的基板的RF耦接进行调谐的方法。尽管在下文中描述了像素化ESC处于蚀刻处理腔室中，但像素化ESC可用于其他类型的等离子体处理腔室中，所述腔室诸如物理气相沉积腔室、化学气相沉积腔室、离子注入腔室等，以及期望跨ESC的基板支撑表面的RF分布进行
方位角调谐、侧向调谐和/或局部调谐中的至少一个调谐所在的其他系统。还构想到像素化电极也可用于控制其他表面(包括不用于半导体处理的那些表面)的RF偏置或耦接。在一个或多个实施例中，像素化ESC允许在真空工艺(诸如，蚀刻、沉积、注入，等等)期间通过利用像素电极来补偿腔室不均匀性(诸如，温度、流导、电场、等离子体密度，等等)对边缘处或跨基板的其他位置处的临界尺寸(CD)变化进行校正。此外，一些实施例已证实将基板对地的电容控制到自约20pF至约数百pF范围中的任一电容的能力。图1是示例性蚀刻处理腔室100的示意性横剖面视图，该蚀刻处理腔室100具有像素化ESC132。如上文所讨论，像素化ESC132可用于其他处理腔室中，例如等离子体处理腔室、退火腔室、物理气相沉积腔室、化学气相沉积腔室，以及离子注入腔室等等，以及期望有控制将表面或工件(诸如，基板)耦接至地面的RF分布的能力的其他系统中。对跨表面(即像素化ESC132的基板支撑表面)的许多离散区域的RF耦接进行独立控制和局部控制有益地允许RF分布的侧向调谐和/或方位角调谐以及局部RF不平度(诸如，高或低RF耦接)的减小RF，所述RF不平度可影响蚀刻处理腔室100中的局部工艺结果。处理腔室100包括接地腔室主体102。腔室主体102包括壁104、底部106，以及盖108，上述各项围成内部体积124。基板支撑组件126安置于内部体积124中。像素化ESC132安置于基板支撑组件126上并且在处理期间在其上支撑基板134。处理腔室100的壁104包括开口(未示出)，能以机器人方式将基板134经由该开口移送进出内部容积124。泵送口110形成在腔室主体102的壁104或底部106中的一个中并且流体地连接至泵送系统(未示出)。泵送系统用以在处理腔室100的内部体积124内维持真空环境，同本文档来自技高网...

【技术保护点】
一种像素化静电夹盘(ESC)，所述ESC包括：电介质体，具有工件支撑表面，所述工件支撑表面配置成在其上接受基板；一个或多个夹紧电极，安置在所述像素化ESC中；以及多个像素电极，所述多个像素电极可在浮动状态与接地状态之间切换，所述多个像素电极具有对地的可变电容，或者既可在浮动状态与接地状态之间切换，又具有对地的可变电容；所述多个像素电极和夹紧电极形成一电路，所述电路可操作以将所述基板静电地夹紧至所述工件支撑表面。

【技术特征摘要】
【国外来华专利技术】2014.03.05 US 61/948,519;2014.05.13 US 14/276,7901.一种像素化静电夹盘(ESC)，所述ESC包括：电介质体，具有工件支撑表面，所述工件支撑表面配置成在其上接受基板；一个或多个夹紧电极，安置在所述像素化ESC中；以及多个像素电极，所述多个像素电极可在浮动状态与接地状态之间切换，所述多个像素电极具有对地的可变电容，或者既可在浮动状态与接地状态之间切换，又具有对地的可变电容；所述多个像素电极和夹紧电极形成一电路，所述电路可操作以将所述基板静电地夹紧至所述工件支撑表面。2.如权利要求1所述的像素化ESC，进一步包括：电容器组，耦接在所述多个像素电极与地面之间。3.如权利要求1所述的像素化ESC，其中所述电容器中的至少一个是MEMS电容器。4.如权利要求1所述的像素化ESC，其中夹紧电极布置在栅格中。5.如权利要求1所述的像素化ESC，其中所述电容器集成到所述主体中。6.如权利要求1所述的像素化ESC，其中所述像素电容器是RF可变电容器。7.如权利要求1所述的像素化ESC，其中所述电容器跨所述主体具有小于约10％的电容均匀性。8.如权利要求1所述的像素化ESC，其中所述像素电极中的至少一个与地面之间的电容为约20pF。9.一种处理腔室，包括：腔室主体；像素化静电夹...

【专利技术属性】
技术研发人员：R·萨德贾迪，W·G·小博伊德，V·D·帕科，M·M·诺基诺夫，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US