一种芯片静电放电测试装置制造方法及图纸

本发明专利技术提供了一种芯片静电放电测试装置，该装置包括：第一电路板和第二电路板；第一电路板上表面设置有与待测芯片的各个管脚位置相对应的焊垫，所述焊垫用于测试时与待测芯片的各个管脚电连接；第一电路板的两侧设置有与所述焊垫一对一电连接的排针Ａ；所述排针Ａ的另一端与第二电路板电连接，所述第二电路板的下表面设置有与静电放电测试设备的测试板相对应的排针Ｂ，所述排针Ａ与排针Ｂ为一对一的电连接。本发明专利技术针对测试设备中的测试板制作出适用特殊封装芯片的测试装置，以实现待测芯片的所有被测管脚都与测试设备内部电连接。本发明专利技术的测试装置结构设计简单，制作成本低、周期短，降低了特殊封装芯片进行静电放电测试的成本。

【技术实现步骤摘要】

本专利技术涉及芯片测试
，特别是涉及一种芯片静电放电测试装置。技术背景静电放电(ESD, Electrostatic Discharge)是电子工业最花代价的损坏原因之 一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利 润。由此，需要对IC产品进行ESD测试，用以评估其ESD保护性能。目前国内的ESD测试一般采用标准的ESD测试设备进行，而这些测试设 备在进行ESD测试时，需要将IC放在与该IC封装形式匹配的测试板上，使 所有被测管脚都能够通过测试板与设备内部实现电连接。通常ESD测试设备会配几种适合于较常用封装形式IC的测试板，将IC 放在测试板的插座里，IC的管脚即可以通过测试板与设备内部电连接。但是 对于特殊封装形式的IC,由于其特殊的管脚分布等问题，ESD设备没有与其 相匹配的测试板，这就需要为这类IC专门定做测试板。而专门定j故测试板的 周期很长，从设计到制作完成约需要6 8周的时间，且成本也非常昂贵。由此，目前需要本领域技术人员解决的一个技术问题就是如何降低特殊 封装形式的IC进行ESD测试的成本。
技术实现思路
本专利技术所要解决的技术问题是本文档来自技高网...

【技术保护点】
一种芯片静电放电测试装置，其特征在于，包括：　第一电路板和第二电路板；第一电路板上表面设置有与待测芯片的各个管脚位置相对应的焊垫；所述焊垫用于测试时与待测芯片的各个管脚电连接；　第一电路板的两侧设置有与所述焊垫一对一电连接的排针Ａ；　所述排针Ａ的另一端与第二电路板电连接，所述第二电路板的下表面设置有与双列直插式测试板相对应的排针Ｂ，所述排针Ａ与排针Ｂ为一对一的电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋鑫欣，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]