一种用于校准集成电路测试仪的定时和互连系统的方法技术方案

揭示了一种用于晶片级集成电路（ＩＣ）测试仪的定时校准系统。为了调节每个测试仪信道的比较校准延迟，一互连系统顺序地把测试仪信道连接到在“校准”晶片上的互连区，而不是待测晶片上的ＩＣ，每个互连区提供把待校准的信道连结到备用信道的路径。随着校准中信道的可编程驱动延迟以及备用信道的可编程比较和比较校准延迟被设定到标准值，校准中信道的驱动校准延迟被调节到能把测试信号边缘发送到接近于当备用信道对它取样时的备用信道。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
专利
本专利技术一般涉及集成电路(IC)晶片测试仪，尤其涉及用于校准IC镜片测试仪信道的信号定时的系统，以补偿在一校准晶片上测试探针点和测试仪之间的信号路径上的变化。相关技术描述集成电路(IC)通常是以芯片的形式在半导体晶片上制作，此后，芯片彼此隔开然后封装。为了要避免封装损坏集成电路的花费，当它们还在晶片形式时测试这些IC是有好处的。集成电路测试仪是通过把一系列测试信号传送到IC的输入端并监视由IC产生的输出信号来决定它们是否具有所期望的作用来测试IC的。典型的集成电路测试仪包括“测试头”，它包含提供一组测试仪信道的电路板。每个测试仪信道能提供输入到IC输入/输出(I/O)终端的测试信号，或能监视在那个I/O终端所产生的输出信号。测试仪也包括互连系统，它把每个测试仪信道连到在测试晶片上的小片的一个合适的I/O终端。例如互连系统可以包括具有上表面的“探针卡”，这个卡包括用于接受弹性顶针(pogo pin)尖端的接触点，这些针是从测试头延伸出来用于传送在测试头和探针卡中的信道之间的信号。把探针印刷电路下表面上的一组探针布置来接触衬垫或起到IC的I/O终端作用的在IC芯片表面上其它类型的接触点。探针卡也包括通路(vias)和其它用于互连探针和弹性顶针接触点的其它导体。由于在一芯片上I/O终端数和在一晶片上芯片数的乘积往往超过在测试仪上可用的信道数，所以每次探针接触通常测试仪只测试部分晶片，有时候只测试一块芯片。一只在测试时固定晶片的“测试台”把待测芯片的特定组安置在探针下，并在测试时使晶片与探针尖端接触。在每次测试完成后再安置(步进)晶片，使得探针接入下一组待测芯片。为了要正常地测试IC，测试仪必须协调它的信道活动的定时。当第一测试仪信道在某IC输入端改变了IC输入信号的状态时，我们可以预期第二测试仪信道在此后一特定时间内观察到出现在某个IC输出终端的IC输出信号的特定状态改变。当合适的IC输出信号状态不在IC输入信号状态之后的准确延迟时发生，我们就认为IC是不合格的。因此，该测试仪必须对第一测试仪通道改变输入信号状态的时间与第二测试仪信道取样IC输出信号来决定它的状态的时间作精密的协调。IC测试仪通过同时向所有的信道提供周期主时钟信号来协调测试事件的定时。信道参考那个主时钟信号边缘定时来确定它们活动的时间。但是，仅对所有信道提供相同的主时钟信号，不能充分保证它们会精确地协调事件的定时。对这一点有个理由，就是在测试头内信道位于隔开的位置上，主时钟信号必须经由隔开的信号路径从它的源传送到每个信道，而长度或每个时钟信号路径电特性的差异，会造成时钟信号边缘，在不同的时间到达信道。在定时上的差异也可以由信道间的差异而引起。尽管测试仪信道可能由同一设计的集成电路制造，但由于工艺上的变化没有两只IC是准确地一样的，而一只IC可能比另一只具有略为较快地处理信号。同样因为在测试头内信道位于隔开的位置，它们可能在不同的温度环境下工作，或可能遭遇到不同程度的杂散电容或其它影响速度的因素影响，信号就是用这速度经过在每个信道内的内部电路和导体的。通过连结测试仪信道到晶片的互连系统的信号路径的长度或阻抗特性上的变化也造成在信道间的定时变化。要提供更精确的定时协调，必须要校准每个信道的定时来大大地减少由这样的因素造成的定时变化。例如测试仪信道通常包括定时信号发生器，用于产生一组相对于主时钟信号有不同相位的定时信号。定时信号控制各种不同测试事件的定时，诸如在传送到DUT的测试信号或DUT输出信号取样上的变化。某些测试仪提供一种机构，它用于相对于主时钟信号分别地推迟或超前每个信道定时信号的相位来补偿在信道间的定时差异。其它的测试仪使用另外的机制，用来相对于主时钟信号分别地调节每个信道的定时。使用这样的定时校准系统，必须要分别地测量每个信道的定时来决定是否要相对于主时钟信号推迟或超前信道活动的定时。通常产生在每个通道I/O终端(例如弹性顶针)的测试信号状态变化的定时与主时钟信号状态改变的定时作比较。由每个信道产生的定时信号的相对相位于是可以被重复地调节，使得它的输出测试信号中的状态变化发生在主时钟信号的边缘处。这就保证了所有的信道在弹性顶针的尖端处具有相对于事件的相同的相对定时。虽然在弹性顶针尖端，而不是接触被测器件的探针尖端处的事件定时测量不解释在信号路径上由把通道I/O终端连结到晶片测试点的互连系统所提供的信号差异，有几个理由使得该测量在弹性顶针而不是在探针尖端上进行。首先，因为弹性顶针要大得多并且间隔更开，所以对测试设备而言要接近弹性顶针比接近探针尖端要容易得多。第二，由于不同的晶片要求不同的互连系统，所以每当需要新互连系统时就要再校准系统。最后，也许是最重要的，由互连系统信号路径差异造成的相对较小的定时失真常常被忽略。但是，因为IC的工作频率不断地提高，必须用之对事件进行定时的分辨率也已经提高到在经过互连系统的信号路径上即使很小的变化也再不可以被忽略的程度。所以，所需要的是一种在接触晶片的探针尖端处能容易地测量信道间的定时差异的系统。与把测试仪信道互连到晶片的路径相关的另一因素能够不利地影响测试仪测试高频IC的能力。所有信号路径都衰减信号，而信号的衰减量不仅只与路径电阻有关而且与它的频率响应也有关，频率响应是路径的电阻、电容、和电感的函数。信号路径一般对较高频率信号衰减得比较低频率信号多。具有相对低的频率响应的信号路径可以把高频IC输入或输出信号衰减到当它到达目的地时，它会改变它的表现状态的程度。因此，随着IC信号频率的继续增加，测试工程师们已经对互连路径的频率响应付出更多的注意，以保证它们对高频信号的衰减不致太多。但是，互连系统信号路径的频率响应，可能不是工程师们能期望的那样。频率响应可以变化，例如，由于在制造中的误差，失真或探针或其它系统元件的污染，或环境影响。当互连路径的频率响应不是它所应该是的那样时，高频逻辑信号的状态可以被测试仪或被在测试中的IC误解，也就是说其它合格的IC可能测试为不合格。因此，一个易于测量互连系统信号路径的频率响应的系统也是需要的。专利技术概述本专利技术涉及用于测试仍处于半导体晶片上芯片的形式的集成电路(IC)的集成电路测试仪。测试仪包括一组通过经由互连系统的路径被连结到IC的输入/输出终端(衬垫)。每个信道包括用于有选择地通过互连路径传送测试信号到衬垫的驱动器电路。驱动电路可以在随着时钟信号的每个边缘之后改变测试信号的状态，这时钟信号具有包括“可编程驱动”延迟与可调“驱动校准”延迟的和的一个延迟。每个信道也包括比较电路，它能接收在IC垫片产生的任何IC输出信号并在跟随每个时钟信号边缘之后可以决定具有延迟的输出信号状态，这延迟包括“可编程比较”延迟与可调“比较校准”延迟的和。本专利技术具体涉及到用于调节测试仪信道的驱动和比较校准延迟，使得在IC被测时它们的活动能被精确地协调。根据本专利技术的第一方面，互连系统适于提供一条把备用的测试信道连结到在IC上除衬垫外的一个点。根据本专利技术的第二方面，为了校准接入IC衬垫的每个测试信道的定时，互连系统把测试仪信道和备用信道顺序地连接到在校准晶片上的一组连接器区。每个互连区包括一对由导电路径连接的终端，它把导引到待校准的一个测试仪信道的互连路径连结到导引到备用本文档来自技高网...

【技术保护点】
一种用于校准集成电路（ＩＣ）测试仪的定时和互连系统的方法，该互连系统用于把在半导体晶片上完成的ＩＣ输入／输出（Ｉ／Ｏ）终端连接到ＩＣ测试仪，其中， ＩＣ测试仪包括用于测试在半导体晶片上完成的ＩＣ的多个测试仪信道， 其中该测试仪也包括备用信道， 其中该测试仪包括用于发送一系列时钟信号边缘到测试仪信道和到备用信道的装置， 其中测试仪信道和备用信道各包括用于发生这样一种输出信号的装置，此输出信号的边缘在任何所述时钟信号边缘接收之后具有一个驱动延迟，该驱动延迟包括可编程驱动延迟和可调驱动校准延迟，该装置还用于在任何所述时钟信号边缘之后用包括可编程比较延迟和可调节比较校准延迟的比较延迟取样输入信号，以及 其中互连系统与所述ＩＣ接触以在每个所述Ｉ／Ｏ终端和对应的一个所述测试仪信道之间提供第一传导路径来传导在它们之间的信号，所述方法包括如下步骤： ａ 适配所述互连系统来提供第二传导路径； ｂ 提供多根第一导线，每根对应于所述测试信道中的一个独立信道；以及 ｃ 对所述多个测试仪信道中的每个测试仪信道； ｃ１ 使所述互连系统接触测试仪信道对应的第一导线，其中该对应的第一导线与第一和第二传导路径形成了在所述测试仪信道和所述备用信道间的第一信号路径， ｃ２ 使得所述测试仪信道通过所述第一信号路径反复发送它的输出信号作为所述备用信道的输入信号，以及 ｃ３ 与子步骤ｃ２同时，使得所述备用信道在所述时钟信号边缘之后用一固定的延迟取样它的输入信号。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：CA米勒，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US[美国]