集成电路测试方法及装置制造方法及图纸

本发明专利技术揭露一种低成本集成电路测试方法及装置，其是利用一ＰＣ个人计算机主机组成系统及相关软硬件以操控集成电路的测试。当测试激活时，计算机主机则驱动一装卸装置将待测的集成电路置于一测试模块上，并轮流询问与测试模块连接的测试机台状态是否正常，若无异常，则驱动测试机台对集成电路进行测试，并将测试结果正常以及异常的集成电路分类收集，完成此次测试。通过ＰＣ个人计算机主机系统操控集成电路的测试，可达到降低成本以及操控容易的功效。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路测试方法及装置，特别涉及一种可达到降低成本以及操控容易的方法及装置。
技术介绍
随着科技日趋发达，各式各样的电子产品均以极快的速度推陈出新，因此，应用于电子产品内的各式IC(集成电路、芯片)，不仅种类、数量、功能愈来愈多且速度越来越快，其体积大小也有明显的进步。而一般IC在出货前，必须做品质检测，藉以判定此批IC的良率(yield)以及将正常与异常的IC分类，避免因品质不良而遭客户退货抽单或求偿。目前市面上一般的IC测试装置1，其方块图如图1所示，是利用一测试机台11配合一装卸装置12将IC插入于一测试插座13内，并对其输入测试向量以及利用ATE测试程序进行测试，待测试完毕后，再利用装卸装置12将IC依正常/异常分类，完成此次测试。请参阅图2，其是已知测试机台外观示意图，如图所示由于一般测试装置2内的测试机台22仅提供测量信号的功能，故必须连接一台微电脑控制器21以控制整个测试装置2的动作，并将测试机台22与一信号分析单元23连接，用以接收测试机台22与IC所接触而感应的数据，并将数据分析，以判断IC的正常与否。测试向量的基本定义是向量是每个时钟脉冲周期应用于元件接脚用于输入或输出的逻辑1和逻辑0数据。因为逻辑1和逻辑0是由带定时特性和电平特性的波形代表的，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。在ATE(自动测试设备)语言中，这些波形是通过上升和下降缘加上元件接脚对设立时间和保持时间的要求这种格式化描述方式表示的。现代测试程序中使用的测试向量有三个基本来源(1)大多数功能向量由循环仿真(cycle-ized simulation)生成；(2)几乎所有扫描向量均由测试模式自动生成(ATPG)或工程设计自动化(EDA)工具生成；(3)JTAG、逻辑BIST和内存BIST这类专门技术向量则由目标EDA工具生成。由于一般已知的测试装置非常昂贵，且其内的信号分析单元多为特别设计制造，且维修昂贵，测试向量多由软件产生，而不是实际IC工作条件，导致无法完全测试出IC的缺陷，无法满足高阶品质的需求。此外，为了测试频率越来越快、功能越来越复杂的IC，必须不断将信号分析单元汰旧换新，且测试程序的开发越来越困难，不仅设备昂贵且影响交期。而且，使用者必须操作微电脑控制器以及信号分析单元，操作不甚方便；更有甚者，当测试装置出现故障时，使用者不易得知是测试装置内的哪个部分出现故障，非常难以处理。
技术实现思路
有鉴于上述一般测试方法及装置的缺憾，专利技术人研发出一种集成电路测试方法及装置，是利用一个人计算机主机以操控集成电路的测试，达到降低成本以及操控容易的功效。本专利技术的主要目的，即在设计一种集成电路测试装置，可达到节省成本、操作简便与提供足够的错误覆盖率的功效。概因本专利技术采用一台个人计算机主机、至少一测试机台与至少配置的一测试模块，此一模块即为IC外围应用电路、和一装卸装置这样简单的组合，并设计相关的软硬件及控制系统，即可达成已知技术昂贵的测试装置所进行的测试功能，并且因组合简单，故操作非常简便。且如前所述，本专利技术可依据所欲测试的集成电路进行实际IC焊接在PCB状态完全相同的仿真设计，其测试条件可完全和客户端PCB状况相同。故可以解决无法提供足够的错误覆盖率，导致有时无法测试出所有缺陷的问题；以及为了满足测试的需求而不断将信号分析单元汰旧换新，也不符合经济效益的问题。本专利技术的另一目的，即在设计一个人计算机系统，可避免量产时当机的困扰，且当测试装置出现故障时，使用者可轻易得知是测试装置内的哪个部分出现故障的功效。概因本专利技术的测试方法具有一个步骤是判断与该测试模块连接的测试机台状态是否异常，若为异常，则将该测试机台回复至可测试的状态。如此可以使整个量产测试过程顺利进行。为达到上述目的，本专利技术的实现技术如下一种集成电路测试方法及装置，其是利用一计算机主机以操控集成电路的测试。当测试激活时，计算机主机则驱动一装卸装置将待测的集成电路置于一测试模块上，并轮流询问与测试模块连接的测试机台状态是否正常，若无异常，则驱动测试机台对集成电路进行测试，并将测试结果正常以及异常的集成电路分类收集，完成此次测试。通过计算机主机操控集成电路的测试，可达到降低成本以及操控容易的功效。为使本专利技术的上述和其它目的、特征及功效能更明显易懂，现通过下述具体的实施例，并配合所附的图式，对本专利技术做一详细说明如下。附图说明图1是已知测试装置的方块图；图2是已知测试装置的外观示意图；图3是本专利技术的实施流程图；图4是本专利技术的另一实施流程图；图5是本专利技术的方块图；图6是本专利技术的另一方块图。主要组件符号说明1.....测试装置11....测试机台12....装卸装置13....测试插座 2.....测试装置21..微电脑控制器22....测试机台23..信号分析单元30...............测试激活31...将待测的集成电路置于一测试模块上32.......判断测试机台状态是否正常321....将测试机台回复至可测试的状态33....对测试模块上的集成电路进行测试34.........判断集成电路是否正常35.......将正常的集成电路分类收集36.......将异常的集成电路分类收集37.............是否继续测试38.................结束39.....对测试模块提供激活所需的电源4.....测试装置41....计算机主机42....装卸装置43....测试机台44....测试模块45..电源供应装置具体实施方式请参阅图3，其为本专利技术的实施流程图，如图所示本专利技术的集成电路测试方法，是在测试激活30时，计算机主机则驱动一装卸装置将待测的集成电路置于测试模块上31，并判断与测试模块连接的测试机台状态是否正常32，若为异常，则将测试机台回复至可测试的状态321，并重复步骤32，若无异常，则驱动测试机台对测试模块上的集成电路进行测试33，并判断集成电路是否正常34，且将正常的集成电路分类收集35，也将异常的集成电路分类收集36，再判断是否继续测试37，若为是，则回到步骤31，若为否，则结束38本次的测试。其中，判断集成电路是否正常34是利用所述计算机主机进行，利用其内既有的测试向量以及测试程序，对集成电路的感应输出做自动分析；将正常的集成电路分类收集35以及将异常的集成电路分类收集36是利用所述装卸装置进行，并可将其分别收集置于不同的收集匣内；判断是否继续测试37是利用所述计算机主机进行，计算机主机可自动判断是否还有待测的集成电路尚未测试。此外，使用个人计算机并开发相关软硬件，因而降低设备购买的成本支出，且将IC置于模块板内实际测试其功能，也可以提高测试的覆盖率，符合所有的测试需求。又，使用者在测试时仅需操作计算机主机的单一接口，操控非常方便，且一旦发生故障时，计算机主机将自动侦测出是哪部分故障，让维修人员可以快速进行维修。请参阅图4，其为本专利技术的另一实施流程图，如图所示本专利技术的集成电路测试方法，是在测试激活30时，计算机主机则驱动一装卸装置将待测的集成电路置于测试模块上31，并判断与测试模块连接的测试机台状态是否正常32，若为异常，则将测试机台回复至可测试的状态321，并重复本文档来自技高网...

【技术保护点】
一种集成电路测试方法，其特征在于包含下列步骤：利用一计算机主机驱动一装卸装置将待测的所述集成电路置于一测试模块上；判断与该测试模块连接的测试机台状态是否正常，若为异常，则将该测试机台回复至可测试的状态；驱动该测试机台 对测试模块上的该集成电路进行测试，并判断该集成电路是否正常；将该正常的集成电路分类收集，也将该异常的集成电路分类收集；以及判断是否继续测试，若为否，则结束本次的测试。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡光庭，张琦栋，
申请(专利权)人：安国国际科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]