半导体集成电路、检查装置和半导体集成电路的检查方法制造方法及图纸

本发明专利技术提供半导体集成电路、检查装置和半导体集成电路的检查方法，其中，该半导体集成电路将获取在总线（１１１）上传输的数据的信息取入寄存器（１０３）连接到总线（１１１），并且将以无线方式发送被信息取入寄存器（１０３）获取的数据的无线通信电路（１０２）连接到信息取入寄存器（１０３），在总线（１１１）上传输的数据被信息取入寄存器（１０３）获取时，无线通信电路（１０２）把信息取入寄存器（１０３）获取的数据通过天线（１０１）发送到外部。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别适用于ASIC(Application Specific Integrated Circuit，专用集成电路)的检查方法。
技术介绍
在以往的半导体集成电路的检查方法中，有使用JTAG(Joint TestAction Group，联合测试行动组织)测试端口来试验安装在电路基板上的IC芯片的方法。该JTAG标准是基于IEEE1149.1、“IEEE标准测试端口和边界-扫描结构”定义的。该JTAG测试端口具有把内部的寄存器和输入输出总线的信息输出到外部的功能。另外，例如在日本特开2003-57300号公报中公开了以下方法，即为了能够不向电路和基板提供驱动电力即可进行检查，在集成电路中安装检查电路，利用受电接收部接收从检查装置的供电、收发天线放出的电磁波，生成检查电路的驱动电力。并且，来自检查装置的检查控制步骤也可以同样是不接触地进行接收，控制逻辑按照所接收的控制步骤控制模拟SW、D/A电路、A/D电路，进行通过检查用布线的电路检查，把检查结果通过编码器和发送部发送给检查装置。但是，在JTAG测试端口中，通过约10Mbps的串行通信进行信息的传递。因此，在JTAG标准中，存在监视多位处理的CPU所连接的寄存器和总线的信息时，不能处理足够的信息量的问题。并且，为了监视ASIC的内部总线的信号，如果设置用于把内部总线的信号输出到IC封装体外部的管脚，则存在封装体尺寸增大的问题。另外，存在内部总线的信号被附加了噪声、有可能产生错误动作的问题。另外，在日本特开2003-57300号公报公开的方法中，从外部接收检查步骤并检查电路状态，把该检查结果发送到外部，存在不能进行预先设定的步骤以外的检查的问题。因此，本专利技术的目的在于，提供一种可以指定检查步骤、并可以增大检查时能够监视的信息量的。
技术实现思路
为了解决上述问题，根据本专利技术的一个方式涉及的半导体集成电路，其特征在于，具有电路功能部；与所述电路功能部连接的总线；取入所述总线上所传输的数据的信息取入寄存器；以及以无线方式发送取入到所述信息取入寄存器中的数据的无线通信电路。由此，可以在信息取入寄存器获取在总线上传输的数据后，以无线方式发送到外部。因此，能够实时地监视大量信息，可以进行集成了包括CPU的具有多个功能的电路的ASIC功能试验，并且不需要设置把ASIC的内部总线的信号输出到IC封装体外部的管脚，可以抑制封装体尺寸的增大。并且，根据本专利技术的一个方式涉及的半导体集成电路，其特征在于，具有CPU；取入所述CPU的内部寄存器中存储的数据的信息取入寄存器；以及以无线方式发送取入到所述信息取入寄存器中的数据的无线通信电路。由此，可以使信息取入寄存器获取CPU的内部数据，可以监视CPU的内部数据。并且，根据本专利技术的一个方式涉及的半导体集成电路，其特征在于，具有电路功能部；设在所述电路功能部中的数据锁存部；取入所述数据锁存部中锁存的数据的信息取入寄存器；以及以无线方式发送取入到所述信息取入寄存器中的数据的无线通信电路。由此，可以使信息取入寄存器直接获取特定的电路功能部的数据，可以持续监视特定的电路功能部的动作。并且，根据本专利技术的一个方式涉及的半导体集成电路，其特征在于，所述无线通信电路具有控制信息接收部，其接收向所述信息取入寄存器指示数据的取入的控制信息。由此，通过从外部指定将要监视的数据，可以使信息取入寄存器只获取所指定的数据，可以有效进行集成了包括CPU的具有多个功能的电路的ASIC的功能试验。并且，根据本专利技术的一个方式涉及的半导体集成电路，其特征在于，该半导体集成电路还具有有线通信部，其以有线方式传输附随于所述无线通信电路进行的无线通信的附加信息。由此，可以把信息取入寄存器获取的数据以无线方式发送到外部，并且以有线方式发送无线通信时的认证信息。因此，能够确保无线通信时的安全性，实时监视大量的信息。并且，根据本专利技术的一个方式涉及的检查装置，其特征在于，具有与半导体集成电路进行通信的无线通信部；以及检查部，其根据由所述无线通信部接收到的在所述半导体集成电路的总线上传输的数据或内部寄存器中存储的数据，进行所述半导体集成电路的检查。由此，检查装置可以以无线方式获取在半导体集成电路的总线上传输的数据或存储在内部寄存器中的数据，可以进行集成了包括CPU的具有多个功能的电路的ASIC的功能试验。并且，根据本专利技术的一个方式涉及的半导体集成电路的检查方法，其特征在于，包括发送向信息取入寄存器指示数据的取入的控制信息的步骤；根据所述控制信息，将在半导体集成电路的总线上传输的数据取入到所述信息取入寄存器中的步骤；以及以无线方式发送取入到所述信息取入寄存器中的数据的步骤。由此，可以在信息取入寄存器获取所指定的数据后，以无线方式发送到外部。因此，能够实时有效地监视大量信息，可以进行集成了包括CPU的具有多个功能的电路的ASIC功能试验，并且不需要设置把ASIC的内部总线的信号输出到IC封装体外部的管脚，可以抑制封装体尺寸的增大。附图说明图1是表示本专利技术的第1实施方式涉及的半导体集成电路的结构的方框图。图2是表示图1中的无线通信电路102的概要结构的方框图。图3是表示第2实施方式涉及的半导体集成电路的检查装置的结构的方框图。图4是表示第3实施方式涉及的半导体集成电路的检查装置的结构的方框图。图5是表示本专利技术的第4实施方式涉及的半导体集成电路的结构的方框图。图6是表示本专利技术的第5实施方式涉及的半导体集成电路的结构的方框图。图7是表示本专利技术的第6实施方式涉及的半导体集成电路的结构的方框图。具体实施例方式以下，参照附图说明本专利技术的实施方式涉及的半导体集成电路及其检查方法。图1是表示本专利技术的第1实施方式涉及的半导体集成电路的结构的方框图。在图1中，CPU104、存储器105、逻辑电路106、108、控制电路107和缓存电路109，通过总线111相互连接。并且，在总线111上连接着获取在总线111上传输的数据的信息取入寄存器103，在信息取入寄存器103连接着无线发送被信息取入寄存器103获取的数据的无线通信电路102。此处，在无线通信电路102设有进行电波的收发的天线101。并且，在缓存电路109设有外部接口110。另外，CPU104、存储器105、逻辑电路106、108、控制电路107和缓存电路109可以是ASIC的电路功能部的构成要素。并且，CPU104、存储器105、逻辑电路106、108、控制电路107、缓存电路109、天线101、无线通信电路102和信息取入寄存器103，可以安装在同一半导体芯片上。并且，在信息取入寄存器103获取在总线111上传输的数据后，无线通信电路102通过天线101把信息取入寄存器103获取的数据发送到外部。另外，关于信息取入寄存器103的数据获取及来自无线通信电路102的数据输出，可以沿用JTAG方法。由此，可以实时地监视在总线111上传输的大量数据，可以进行集成了包括CPU104的具有多个功能的电路的ASIC的功能试验，并且不需要设置把ASIC的内部总线111的信号输出到IC封装体外部的管脚，可以抑制封装体尺寸的增大。并且，通过以无线方式发送在总线111上传输的数据，不再需要检验数据线。因此，可以防止由于探头的寄生电容使得波形变形本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于，该半导体集成电路具有：电路功能部；与所述电路功能部连接的总线；取入所述总线上所传输的数据的信息取入寄存器；以及以无线方式发送取入到所述信息取入寄存器中的数据的无线通信电路。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：饭田泉，伊野口诚，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]