基于可编程逻辑器件的多芯片自动测试方法技术

技术编号:2630232 阅读:229 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及集成电路自动化测试技术,具体地说是一种基于可编程逻辑器件(FPGA)的多芯片自动测试方法。按照本发明专利技术提供的技术方案,在可编程逻辑器件中包括相互连接的采样电路、数字比较器电路、译码器及激励产生电路,其特征是:数字比较器电路的输入端与多路选择器的输出端连接,采样电路的输入端与若干个被测试芯片相连;激励产生电路分别与若干个被测芯片和一个已测芯片连接;译码电路的输出端与多路选择器连接。本发明专利技术利用可编程逻辑器件(FPGA)建立一套简单的自动测试系统,可以在测试板上同时完成一个或多个芯片的自动化测试工作,不仅可以实现自动化测试,而且投入成本少、开发速度快,完全可以满足小批量产品测试的要求。

【技术实现步骤摘要】

本专利技术涉及集成电路自动化测试技术,具体地说是一种基于可编程逻辑器件(FPGA)的多芯片自动测试方法。技术背景集成电路测试是芯片开发的重要一环。目前集成电路测试,包括手工测 试和自动化测试两种。自动化测试速度快、程度高、测试全面,所以在大批 量产品测试时获得普遍的应用。但其成本高、测试过程复杂、调试周期长。 而手工测试, 一般在定制的测试板上实现,通过测试人员观测灯亮、声音或 仪器读表完成。手工测试适用于小批量的、简单的、非全面的快速测试。
技术实现思路
本专利技术的目的在于设计一种基于可编程逻辑器件的多芯片自动测试方 法,结合自动化测试和手工测试的原理和优点,利用可编程逻辑器件(FPGA) 建立一套简单的自动测试系统,可以在测试板上同时完成一个或多个芯片的 自动化测试工作,不仅可以实现自动化测试,而且投入成本少、开发速度快, 完全可以满足小批量产品测试的要求。按照本专利技术提供的技术方案,在可编程逻辑器件中包括相互连接的采样 电路、数字比较器电路、译码器及激励产生电路,其特征是数字比较器电 路的输入端与多路选择器的输出端连接,采样电路的输入端与若干个被测试 芯片相连;多路选择本文档来自技高网...

【技术保护点】
基于可编程逻辑器件的多芯片自动测试技术,在可编程逻辑器件中包括相互连接的采样电路、数字比较器电路、译码器及激励产生电路,其特征是:数字比较器电路的输入端与多路选择器的输出端连接,采样电路的输入端与若干个被测试芯片相连;多路选择器为数字比较器电路提供数字输入信号;被测试芯片为采样电路提供经过模数转换后的数字输入信号;激励产生电路分别与若干个被测芯片和一个已测芯片连接,为被测芯片和已测芯片提供输入信号与时钟信号;译码电路的输出端与多路选择器连接,为多路选择器提供循环控制信号,使多路选择器选择待测的被测芯片输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员:唐伟
申请(专利权)人:无锡汉柏信息技术有限公司
类型:发明
国别省市:32[中国|江苏]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1