测试包含秘密信息的集成电路的方法技术

一种集成电路（１０），包括具有耦合至功能电路（１２ａ－ｃ）的并联输入端和输出端的扫描链（１４）。设置耦合至扫描链（１４）的扫描链修改电路（４３，４７，７０ａ－ｃ）。当授权测试时，扫描链修改电路按照其中提供通过扫描链的正常移位路径的模式工作。当未授权测试时，扫描链修改电路（４３，４７，７０ａ－ｃ）的工作在移位路径中引起自发的动态变化，从而在发生移位时动态地改变集成电路的外部端子之间的移位路径的长度。在一个实施例中，通过运行中的密钥比较来控制动态变化。在另一个实施例中，将运行中的密钥比较用于禁用通过扫描链传输和／或功能电路的工作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及对集成电路，具体地对包含必须受到保护以防止未授权 访问的秘密信息的集成电路的测试。
技术介绍
可测试性和保密性对于集成电路强加了冲突的设计要求。可测试性要求每个电路元件应当被耦合至扫描链(scan chain),这样，电路元件 中预期的缺陷响应来自电路元件的信号而显现，这些电子元件响应来自 扫描链的测试激励信号被捕获至扫描链中。因此，通过采用扫描链施加 测试激励和移出测试响应，很容易测试集成电路。不幸的是，这也意味 着电路元件中由秘密信息影响的信号很容易地通过扫描链访问。在另一方面，采用其中带有秘密信息的电路不以任何方式影响扫描 链中的捕获响应的电路构造，可以实现保密性。这限制了测试这些电路 以观察在正常功能条件下整个电路的功能响应的可能。由此，不可能保 证电路将在所有的环境下正确工作，或者仅仅在长时间的并因此昂贵的 测试之后才行。在2004年7月的the 10th International On-Line Testing Symposium (IOLTS)第219-224页中公布的、D. H6ly、 M—L. FIottes， F. Bancel、 B, Rouzeyre、 N. B6rard禾口 M. Renovell的标题为"Scan Degign and Secure Chip"的文章中处理了该问题。H61y等人提出，如果没有提供适当的密 钥，或者如果熔断了测试禁用熔丝，则变动其中作为时间的函数扫描单 元出现在扫描中的次序。由此，仍然可能进行一些测试，但不能从扫描 链变动后的输出端重新构建相关的数据。欧洲专利申请1089083类似地描述了一种使得扫描链的输出端对于逆向工程没有用处的方法。其中，除非已经接收到适当的密钥，测试输 出数据是加密的。除了对测试数据的隐匿效果之外，这些技术也使得难以识别连接到 扫描链的集成电路外部端子。在移位期间，其他端子也对测试数据进行 响应，通过功能逻辑电路。由于所述变动，不能通过将测试输入数据与 输出数据匹配而容易地确定测试数据输出。然而，这只是这些出版物的一种可能的不希望有的副作用。对于使 得难以识别扫描链输入端和输出端没有进行系统的努力。事实上，识别 扫描链的输入端和输出端通常仍然是可能的。
技术实现思路
本专利技术的目的其中之一是使得更难以识别集成电路的外部扫描链 输入和输出端子。本专利技术提供了依据权利要求l的集成电路。在该集成电路中，作为 移位处理的内在部分，扫描链修改电路改变测试数据通过扫描链的路由。 扫描链修改电路改变测试数据在外部端子之间在通过扫描链的路程上穿 过扫描单元的次数。因而， 一些部分的测试数据比另一部分的测试数据 更经常地通过该扫描单元，尽管两部分的测试数据均移位通过扫描链。 这使得更难以识别扫描链。在一个实施例中，在向集成电路提供预定的密钥时，或者直到已经 熔断一个或更多个(反)熔丝，禁用可变的路由。因而，在提供密钥或 还没有熔断熔丝时，可能进行正常的测试。如果没有提供密钥，或者在 已经烙断一个或更多个(反)熔丝之后，启用可变路由，使得测试数据向量(vector of test data)的移位引起一些部分的向量比另一些部分更经 常地通过扫描单元。在替代的实施例中，在正常测试期间也可以使用可 变路由。在该情形下，对测试向量和/或期望的测试结果进行调整 (adaptation),以补偿可变路由，和/或对向其施加测试向量、或者接收 测试结果的外部端子进行时间相关的(time dependent)改变以补偿可变 路由。在一个实施例中，在移位期间，在扫描链中临时产生反馈环路。因 而，仅仅一些测试数据通过反馈环路，由此返回到已经通过的扫描单元。 在另一个实施例中，沿扫描链临时产生旁路，使得一些测试数据不通过 扫描链而另一些测试数据通过。因而，在移位期间，扫描链的长度作为 时间的函数而变化，使得更难以识别哪些外部端子形成扫描链的输入端 和输出端。在又一个实施例中，改变扫描链至集成电路的外部端子的连 接，从而一些测试数据通过扫描单元到达一个外部端子，而另一个测试 数据通过扫描单元到达另一个外部端子，使得更难以识别哪些外部端子 形成扫描链的输入端和输出端。在又一个实施例中，使用耦合在集成电 路的相应对外部端子之间的多个扫描链，并且在不同的扫描链之间形成 时变交叉连接。因而，难以确定何时外部端子被连接到扫描链且没有测 试数据丢失。在一个替代实施例中，使用运行中的密钥比较，以产生控制信号， 维持通过扫描链的预定路径和/或启用/禁用通过扫描链的传输和/或启用 /禁用功能电路的工作。因而，可以使用很长的密钥而不会不适当地增加 测试时间或工作前的延迟，因为可以测试或工作发生的同时进行密钥校 验。从利用以下附图对非限制性实施例的描述中，本专利技术的这些和其他 的目的和有利方面将变得很明显。附图说明图1示出了带有熔丝来防止通过扫描链访问电路的集成电路图2示出了借助于多个熔丝的扫描功能控制 图2a示出了扫描链图2b示出了借助于多个熔丝的扫描功能控制图3示出了其中测试端子与功能端子多路复用的电路图4示出了扫描链图5示出了扫描链图6示出了授权控制电路图6a示出了授权控制电路的另一应用 图7示出了多个并联的扫描链具体实施方式图1示出了集成电路10，包含功能电路12a-c、扫描链14、测试控 制电路16和熔丝元件18。测试控制电路16有耦合至外部测试接口 17 的输入端和耦合至扫描链14的控制输出端(未示出连接)。扫描链14 具有耦合至外部测试接口 17的测试数据输入端的输入端和耦合至外部 测试接口 17的测试数据输出端的输出端。熔丝元件18耦合至测试控制 电路16和扫描链14。扫描链14耦合至功能逻辑功能电路12a-c中输入 端和输出端。尽管在功能电路12a-c和扫描链14之间示出单个输入和输 出线路，应当理解，在实践中，可以并联提供许多这样的线路。应该强调的是，将附图限制在集成电路中用来解释熔丝元件18的 使用的各方面。已经示出了带有任意外部连接的任意数量的功能电路 12a-c。在实践中，可以给出许多额外的测试特性，如耦合在集成电路-外部输入端与功能电路12a-c的输出端之间的边界扫描链，耦合在相同 测试数据输入端和输出端之间的多个并联的扫描链，共享使用集成电路 IO的端子，用于功能电路和测试接口 17的输入/输出，等等。至少一个功能电路12a-c包含"秘密"信息，即，不应离开集成电 路10的信息。典型地，这种信息是可以存储在相关功能电路12a-c中的 非易失性存储器中、或另外编程在功能电路12a-c中、或通过在功能电 路12a-c中已实现的电路来定义的密钥或识别码。典型地，每个已制造 的集成电路具有其唯一的秘密信息，但替代地，对每类集成电路，该秘 密信息可能相同。在工作中，电路可以在正常功能模式和测试模式间转换。在正常工 作模式中，来自扫描链14的触发器作为耦合在功能电路12a-c输入端和 输出端之间的触发器。在测试模式中，扫描链中触发器的输入端耦合至 扫描链中其他的触发器的输出端上，从而形成了一系列的移位寄存器。当许多个熔丝元件18己经熔断时，集成电路可以在测试模式中通过传统的扫描测试协议来测试。在此协议的一个例子中，电路首先进入 移位工作模式，其中扫描本文档来自技高网...

【技术保护点】
一种集成电路（１０），包括：　　　　外部端子（３２，３４），　　　　功能电路（１２ａ－ｃ），　　　　测试访问电路（１４，１６），包括具有耦合到功能电路（１２ａ－ｃ）的输入端和输出端的扫描链（１４），扫描链（１４）另外耦合在耦合在外部端子（３２，３４）的一系列输入端和输出端之间，扫描链（１４）包括扫描单元（４０ｂ，ｃ，ｄ，７０，７２），　　　　扫描链修改电路（４３，４７，７０ａ－ｃ），耦合到扫描链（１４），扫描链修改电路（４３，４７，７０ａ－ｃ）被设置成响应将测试数据时钟移位通过扫描链的信号，在沿外部端子（３２，３４）之间的方向移位期间，引起相应的临时连续部分的测试数据在其通过扫描链（１４）的路程上穿过扫描单元（４０ｂ，ｃ，ｄ，７０，７２）次数之间的差异。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：安德烈K纽兰，桑迪普库马尔戈埃尔，埃里克J马里尼森，休伯特斯GH韦尔默朗，亨得里克斯PE瓦兰肯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]