一种大规模集成电路测试数据与测试功耗协同优化的方法技术

一种大规模集成电路测试数据与测试功耗协同优化的方法。它涉及大规模集成电路的技术领域，是针对目前ＳＯＣ测试技术中还没有能有效地同时降低测试数据量和测试功耗的方法而提出的。它的方法步骤为：分析电路内扫描单元相容性，将其分为三类；将各类中的扫描单元分别连接，构建带有“复制”机制的扫描链；根据新的扫描链结构调整测试向量集；采用基于重复性数据压缩的方法对测试集进行压缩，得到压缩后的测试集Ｔ↓［Ｅ］。进行测试时，压缩后的数据经解压缩电路被完全恢复，进行测试。本发明专利技术是一种集成电路的可测性设计方法；能降低电路在测试期间产生的功耗，因而保证其可靠性和可测性；能有效降低测试数据量，降低测试时间，减少ＡＴＥ通道数量。

【技术实现步骤摘要】

本专利技术涉及的是大规模集成电路的
技术背景随着集成电路技术的飞速发展，集成电路的集成度越来越高，功能也越来越复杂，尤其是随着片上系统soc的出现，集成电路测试面临越来越多的挑战。这些困难一方面体现在随着集成电路复杂度的提高，集成电路测试所需的数据量越来越大。例如龙芯2号芯片中，完成一个完整的测试大概需 要2G位的测试数据，如果芯片中集成多个数字芯核，那么测试数据将更为 庞大。由测试数据量剧增所带来的存储空间问题、多测试通道需求等无疑 会增加集成电路的测试成本。另一方面，集成电路在测试中产生的功耗可 能达到正常运行时功耗的2倍，产生这种现象一方面是由于在低功耗设计 的芯片中一般只有少量的电路模块工作，而测试时则要电路中尽可能多的 结点发生跳变。由于被测电路可能在测试过程中因功耗过大而被损坏，因 此减少测试应用过程中的功耗已成为测试开发的另一个重要目标，测试功 耗已成为影响CMOS电路的可测性设计及相应测试方法的重要问题。针对集成电路日益增长的测试数据，人们提出了很多减少测试数据量 的方法，主要可以分为三大类。第一类方法是将测试压縮与测试生成 (Automatic Test Pattern Generation, ATPG)结合，在测试生成的过程中，通 过故障仿真和特征约减，合并或修改测试向量，以减少测试集中实际测试 向量的数量；但这种方法将导致测试生成时间过长并且存在对于非模型故 障的故障覆盖率不高的问题。第二类方法是BIST技术，其基本思想是利用 电路自身的测试生成器在电路内部直接生成测试向量，完成测试，常用的 有基于线性反馈移位寄存器(LFSR)和基于细胞机(CA)的方法；但由于 BIST生成的测试向量多是伪随机向量，因此故障覆盖率不高、测试序列较长，尽管通过加权随机向量测试、混合模式BIST等方法可以进一步提高测 试效率，但随着电路规模的扩大，难测故障越来越多，需要付出的硬件开 销也显著增加，因此BIST方法目前仅在存储器的测试中得到了广泛的应 用，对于DSP等实现逻辑功能的其它电路的测试仍然不成熟。第三类方法 是测试压缩(Test Compression)技术，这种方法将预先计算好的测试向量 集压縮，并存储在自动测试设备(ATE)中。测试时ATE中的压縮数据通 过电路内部的的解压电路被还原成原始测试向量，并加载到相应的被测电 路上。这是一种无损压縮技术，能保证故障覆盖率不降低。这类方法中比 较有代表性的有基于编码的测试数据压縮算法，如Golomb编码、FDR编 码、VIHC编码等；广播式压縮算法；以及基于字典的压縮算法等，但这些 方法都仅针对测试数据进行压縮，没有考虑到测试功耗日益提高的因素。而在降低测试功耗的研究中， 一类比较常用的方法是测试向量排序技 术，这种技术利用时延测试向量对之间的海明距离为测试向量对排序，从 而降低了电路测试中节点的O-l电平跳变次数，从而降低测试功耗；但这种 单纯改变测试向量顺序的方法所得到的效果非常有限。第二类常见的降低 测试功耗的方法是低功耗的ATPG技术，利用该技术生成的测试向量除了 需要保证比较高故障覆盖率之外，另一个主要目的是减少测试功耗，但缺 点是增加了测试向量数目。第三类降低测试功耗的方法是改变扫描链结构， 例如将长扫描链划分成几段，或者调整扫描链上扫描单元顺序与插入逻辑 门相结合的方法等，这种方法能减少扫描移入阶段的功耗，但从实验效果 来看，这种方法对于降低测试功耗的效果仍然是比较有限的。近年来也有 学者将MTF (minimum transition filling)模型与编码压縮算法相结合，提 出了同时降低测试数据量与测试功耗的方法，如ARL编码和混合 RL-Huffinan编码等，但相比较而言，它在测试数据压縮方面获得了更好的 效果，而对于测试功耗的降低非常有限。 '综上所述，目前在对测试数据压縮和测试功耗降低的研究中，大多采用 分别研究的思路，其中的一些方法在其所适合的应用场合是比较有效的。然 而在实际应用中，如何能在减少测试数据量的同时有效降低测试功耗是迫在 眉睫需要解决的问题，也是推动片上系统soc测试技术快速发展的必然需要。
技术实现思路
本专利技术的目的是为了解决现有片上系统soc测试技术中大都以压縮测试数据或降低测试功耗为单一研究方向，还没有能够有效地将测试数据量的减少与测试功耗的降低结合在一起的技术手段，存在阻碍片上系统soc测试技术快速发展的问题，而提供了一种大规模集成电路测试数据与测试功 耗协同优化的方法。它的方法步骤为步骤一将测试集TD4ti，t2,…tJ表示为一个二维矩阵，每一行代表一个测试向量，共n个测试向量，每一列代表一个扫描单元依次被赋的值， 共S个扫描单元；计算测试集中列向量之间的相容性，即各个扫描单元之 间的相容性；步骤二采用基于孤立点与2 —完全点优先合并原则的团划分方法将扫 描单元划分为K1、 K2、 K3三类团，每个团内的扫描单元是完全相容的， 对于属于K1类的团，每个团仅包含一个扫描单元，对于属于K2类的团， 每个团仅包含两个扫描单元，对于属于K3类的团，每个团内包含三个扫描 单元，最终有A个扫描单元划入K1类团，有B个扫描单元划入K2类团， 有C个扫描单元划入K3类团；步骤三将K1、 K2、 K3类团中的扫描单元分别连接，形成三类带有 "复制"机制的扫描链；第一类扫描链与普通扫描链一样，仅将各个扫描 单元串行连接;第二类扫描链实质上是一个扫描链组，由两条扫描链并联 而成，每条扫描链分别由各个扫描单元串行连接而成，其中第一条扫描链 的扫描输入端作为这类扫描链的扫描输入端(Scan—in)，第一条扫描链的扫 描输出端作为这类扫描链的扫描输出端1 (Scan—out 1)，第二条扫描链的扫 描输出端作为这类扫描链的扫描输出端2 (Scan—out2);在这类扫描链结构 中，两条扫描链上相同位置的扫描单元是属于一个团的，并且这个团属于 K2类团，相同位置的两个相容扫描单元之间用一个三态门连接，并且所有三态门的使能端连接在一起，作为该类扫描链的复制操作(copy)的控制端； 在实际测试时，扫描移入过程首先在第一条扫描链上进行，第一条扫描链 获得测试数据；随后，控制copy端执行"复制"操作，即所有三态门使能, 从而第二条扫描链获得了与第一条扫描链相同的测试数据；扫描移出过程 则分别在两条扫描链上进行；第三类扫描链实质上也是一个扫描链组，由 三条扫描链并联而成，每条扫描链都是由各个扫描单元串行连接而成的， 其中一条扫描链的扫描输入端作为这类扫描链的扫描输入端(Scan—in)，第 一条扫描链的扫描输出端作为这类扫描链的扫描输出端1 (Scan—out 1)，第 二条扫描链的扫描输出端作为这类扫描链的扫描输出端2 (Scan一out2)，第 三条扫描链的扫描输出端作为这类扫描链的扫描输出端3 (Scan—out3);在 这类扫描链结构中，三条扫描链上相同位置的扫描单元是属于一个团的， 并且这个团属于K3类团，相同位置的三个柑容扫描单元之间用两个三态门 连接，并且所有的三态门的使能端连接在一起，作为该类扫描链的复制操 作(copy)的控制端；在实际测试时，扫描移入过程首先在一条扫描链上进行， 该条扫描本文档来自技高网...

【技术保护点】
一种大规模集成电路测试数据与测试功耗协同优化的方法，其特征在于该方法的步骤为：步骤一：将测试集Ｔ↓［Ｄ］＝｛ｔ↓［１］，ｔ↓［２］，…ｔ↓［ｎ］｝表示为一个二维矩阵，每一行代表一个测试向量，共ｎ个测试向量，每一列代表一个扫描单元依次 被赋的值，共Ｓ个扫描单元；计算测试集中列向量之间的相容性，即各个扫描单元之间的相容性；步骤二：采用基于孤立点与２－完全点优先合并原则的团划分方法将扫描单元划分为Ｋ１、Ｋ２、Ｋ３三类团，每个团内的扫描单元是完全相容的，对于属于Ｋ１类的 团，每个团仅包含一个扫描单元，对于属于Ｋ２类的团，每个团仅包含两个扫描单元，对于属于Ｋ３类的团，每个团内包含三个扫描单元，最终有Ａ个扫描单元划入Ｋ１类团，有Ｂ个扫描单元划入Ｋ２类团，有Ｃ个扫描单元划入Ｋ３类团；步骤三：将Ｋ１、Ｋ２、 Ｋ３类团中的扫描单元分别连接，形成三类带有“复制”机制的扫描链；第一类扫描链与普通扫描链一样，仅将各个扫描单元串行连接；第二类扫描链实质上是一个扫描链组，由两条扫描链并联而成，每条扫描链分别由各个扫描单元串行连接而成，其中第一条扫描链的扫描输入端作为这类扫描链的扫描输入端（Ｓｃａｎ＿ｉｎ），第一条扫描链的扫描输出端作为这类扫描链的扫描输出端１（Ｓｃａｎ＿ｏｕｔ１），第二条扫描链的扫描输出端作为这类扫描链的扫描输出端２（Ｓｃａｎ＿ｏｕｔ２）；在这类扫描链结构中，两条扫描 链上相同位置的扫描单元是属于一个团的，并且这个团属于Ｋ２类团，相同位置的两个相容扫描单元之间用一个三态门连接，并且所有三态门的使能端连接在一起，作为该类扫描链的复制操作（ｃｏｐｙ）的控制端；在实际测试时，扫描移入过程首先在第一条扫描链上进行，第一条扫描链获得测试数据；随后，控制ｃｏｐｙ端执行“复制”操作，即所有三态门使能，从而第二条扫描链获得了与第一条扫描链相同的测试数据；扫描移出过程则分别在两条扫描链上进行；第三类扫描链实质上也是一个扫描链组，由三条扫描链并联而成，每条扫描链都是由各个扫描单元串行连接而成的，其中一条扫描链的扫描输入端作为这类扫描链的扫描输入端（Ｓｃａｎ＿ｉｎ），第一条扫描链的扫描输出端作为这类扫描链的扫描输出端１（Ｓｃａｎ＿ｏｕｔ１），第二条扫描链的扫描输出端作为这类扫描链的扫描输出端２ （Ｓｃａｎ＿ｏｕｔ２），第三条扫描链的扫描输出端作为这类扫描链的扫描输出端３（Ｓｃａｎ＿ｏｕｔ３）；在这类扫描链结构中，三条扫...

【技术特征摘要】

【专利技术属性】
技术研发人员：彭喜元，俞洋，乔立岩，彭宇，刘兆庆，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：93[中国|哈尔滨]