半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术涉及半导体装置及半导体装置的制造方法。第一布线（１３）沿着衬底（ＳＢ１）的槽部设置在槽部的底面上，并具有第一膜厚。第二布线（３）与第一布线（１３）电连接，并具有比第一膜厚厚的第二膜厚。加速度检测部（ＥＬ）与第二布线（３）电连接。密封部（６Ｓ）具有与衬底（ＳＢ１）之间夹持第一布线（１３）的部分，在衬底（ＳＢ１）上包围第二布线（３）及加速度检测部（ＥＬ）。盖层（１０）以在衬底（ＳＢ１）上的被密封部（６Ｓ）包围的区域上形成腔（ＣＶ）的方式设置在密封部（６Ｓ）上。由此，确保腔（ＣＶ）的气密性和降低与加速度检测部（ＥＬ）连接的布线的电阻可以并存。

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及形成有腔的半导体装置。
技术介绍
在半导体装置之中，存在具有形成在腔内的元件的半导体装置。特 别地，存在具有可动部的元件通过设置于被密封的腔内而具有良好特性的情况。例如，根据特开2007-085747号公报，作为半导体装置的静电 电容型加速度传感器，在具有气密性的盖层(cap)内部(腔)具有加 速度检测部。该腔由衬底、设置在衬底上的接合框架、与接合框架接合 的盖层形成。此外，以贯穿接合框架的方式设置有被氧化膜夹持的布线。 在上述加速度传感器的制造过程中，在布线存在的面上形成接合框 架。形成有该接合框架的面，在布线的边缘部分具有与布线厚度相对应 的凹凸。由此，在形成于该面上的接合框架的上表面也形成有凹凸。该 接合框架上表面的凹凸过大时，由于接合框架和盖层的紧密的接合比较 困难，因此，存在难以确保腔的气密性这一问题。特别是，如果布线和 氧化膜的形成时的重合偏移较大，则接合框架的上表面的凹凸变得更 大，该问题变得更加严重。为了将该接合框架上表面的凹凸变得更小， 在上述现有方法中，必须将布线变薄。即，上在述现有的方法中，存在 确保腔的气密性和降低布线电阻这二者并存比较困难这样的课题。
技术实现思路
本专利技术是鉴于上述课题而进行的，其目的在于提供一种能够使确保 腔的气密性和降低布线电阻并存的半导体装置及半导体装置的制造方法。本专利技术的一种半导体装置具有衬底、第一及第二布线、元件、构件 和盖层。衬底具有槽部。第一布线沿着槽部设置在槽部的底面上，并具 有第一膜厚。第二布线设置在衬底上，与第一布线电连接，并具有比第 一膜厚厚的第二膜厚。元件设置在衬底上，并与第二布线电连接。构件 具有与衬底之间夹持第一布线的部分，在衬底上包围第二布线及元件。5盖层以在衬底上的被构件包围的区域上形成腔的方式设置在构件上。本专利技术的另一种半导体装置具有衬底、布线、覆盖膜、填充部、元 件、构件和盖层。衬底具有槽部。布线以在与槽部的侧面之间形成凹部 的方式沿着槽部设置在槽部的底面上。覆盖膜由一种材质构成，覆盖凹 部的内表面。填充部由与一种材质不同的材质构成，填充被覆盖膜覆盖 的凹部。元件设置在衬底上，与布线电连接。构件具有与衬底之间分别 夹持布线及填充部的部分，在衬底上包围元件。盖层以在衬底上的被构 件包围的区域上形成腔的方式设置在构件上。本专利技术的另一种半导体装置具有衬底、布线、图形、元件、构件和 盖层。布线设置在衬底上。图形由与布线相同的材质构成，在衬底上与 布线隔开间隔夹持布线。元件设置在衬底上，与图形电隔离，并与布线 电连接。构件具有与衬底之间分别夹持布线及图形的部分，在衬底上包 围元件。盖层以在衬底上的被构件包围的区域上形成腔的方式设置在构 件上。本专利技术的半导体装置的制造方法具有以下工序。形成覆盖衬底的主面的一部分的布线。在衬底上形成绝缘膜，该绝 缘膜具有覆盖布线的第 一部分和覆盖从布线露出的主面的第二部分。形 成覆盖第二部分的至少一部分并且使第一部分的至少一部分露出的第 一掩模层。利用各向同性刻蚀，去除从第一掩模层露出的绝缘膜。去除 绝缘膜的工序之后，形成设置在衬底上并与布线电连接的元件、和具有 与衬底之间分别夹持布线及绝缘膜的部分并在衬底上包围元件的构件。 以在衬底上的被构件包围的区域上形成腔的方式在构件上形成盖层。根据本专利技术的一种半导体装置，设置具有比第一膜厚厚的第二膜厚 的第二布线，因此，与仅设置第一膜厚的布线的情况相比，可以将用于 向元件的电连接的布线的电阻变小。此外，在构件和衬底之间设置具有 比第二膜厚薄的第一膜厚的第一布线，因此，与仅设置第二膜厚的布线 的情况相比，可以抑制构件上表面的凹凸的发生，因此，可以将构件与 盖层紧密地接合。因此，确保腔的气密性和降低布线的电阻可以并存。根据本专利技术的另一种半导体装置，由于利用填充部填充形成在槽部 的侧面和上述布线之间的凹部，因此，即使将布线的膜厚变厚，也可以 将由布线的上表面和填充部的上表面构成的面的凹凸变小。因此，能够 抑制形成在该表面上的构件的上表面的凹凸的发生，因此，可以将构件和盖层紧密地接合。因此，确保腔的气密性和降低布线的电阻可以并存。 根据本专利技术的另 一种半导体装置，图形由与布线相同的材质构成，因此，可以将布线和图形一起进行构图。因此，可不受重合偏移的影响地利用夹持布线的图形将由布线引起的凹凸变小。根据本专利技术的半导体装置的制造方法，由于利用各向同性刻蚀去除从第 一掩模层露出的绝缘膜，因此绝缘膜的端部具有緩和的台阶差形状。因此，由绝缘膜的上表面和布线的上表面构成的面的凹凸变得緩和，因此，形成在绝缘膜及布线上的构件的上表面的凹凸变小。因此，可以将构件和盖层紧密地接合，从而确保腔的气密性。本专利技术的上述及其他目的、特征、方式及优点，可由与附图相关联的理解的本专利技术的如下详细说明明确。附图说明图1为概略性地表示作为本专利技术的实施方式1中的半导体装置的加 速度传感器的结构的平面图。并且，图1中并未示出衬底和设置在该衬 底上的层间绝缘膜及氮化膜。图2为未示出图1的盖层的平面图。并且，图2中并未示出衬底和设置在该衬底上的层间绝缘膜及氮化膜。图3为图2的部分放大图。而且图3中并未示出衬底和设置在该衬底上的层间绝缘膜及氮化膜。图4为沿图3的IV - IV线的4既略性的部分剖面图。图5为沿图3的V - V线的概略性的部分剖面图。图6为沿图3的VI - VI线的概略性的部分剖面图。图7为沿图2的VII _ VII线的概略性的部分剖面图。图8为沿图2的VIII - VIII线的概略性的部分剖面图。图9为沿图3的IX-IX线的概略性的部分剖面图。图10为概略性地表示作为本专利技术的实施方式1中的半导体装置的加速度传感器的结构的电路图。图11为概略性地表示在衬底上形成作为本专利技术实施方式1中的半导体装置的加速度传感器的布线的状态的部分平面图。并且，在图11中，为了易于看图，仅示出衬底及该衬底上的布线，此外，在布线的一部分面上添加了阴影线。图12为表示作为本专利技术的实施方式1中的半导体装置的加速度传 感器的布线和衬底的槽部的位置关系的概略性的部分剖面图。图13~图24为依次表示作为本专利技术的实施方式1中的半导体装置的加速度传感器的制造方法的第一~第一 2工序的概略性的部分剖面图。而且图13 ~图24的各个剖面位置与图9的剖面位置相对应。图25为表示形成作为本专利技术的实施方式1中的半导体装置的加速度传感器的密封部的状态的概略性的部分剖面图。图26为表示形成比较例中的加速度传感器的密封部的状态的概略性的部分剖面图。图27为概略性地表示作为本专利技术的实施方式2中的半导体装置的加速度传感器的结构的部分平面图。并且，图27中并未示出盖层、衬底和设置在该衬底上的层间绝缘膜及氮化膜。图28为沿图27的XXVIII - XXVIII线的冲既略性的部分剖面图。图29为沿图27的XXIX - XXIX线的概略性的部分剖面图。图30~图33为依次表示作为本专利技术的实施方式2中的半导体装置的加速度传感器的制造方法的第一 ~第4工序的概略性的部分剖面图。而且图30~图33的各个剖面位置与图28的剖面位置相对应。图34为概略性地表示作为本专利技术的实施方式3中的半导体装置的加速度传感器的结构的部分平面图。并且，图3本文档来自技高网...

【技术保护点】
一种半导体装置，具备：　具有槽部的衬底；　第一布线，沿着上述槽部设置在上述槽部的底面上并且具有第一膜厚；　第二布线，设置在上述衬底上且与上述第一布线电连接，并且具有比上述第一膜厚厚的第二膜厚；　设置在上述衬底上并与上 述第二布线电连接的元件；　具有与上述衬底之间夹持上述第一布线的部分并且在上述衬底上包围上述第二布线及上述元件的构件；　以在上述衬底上的被上述构件包围的区域上形成腔的方式设置在上述构件上的盖层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：奥村美香，堀川牧夫，山口靖雄，佐藤公敏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]