半导体封装和制造半导体封装的方法技术

在一种制造半导体封装的方法中，在封装基板上布置第一半导体器件。在从封装基板的上表面暴露的至少一个接地基板焊盘上形成静电放电结构。在封装基板上叠置与第一半导体器件间隔开的多个第二半导体器件，静电放电结构介于第一半导体器件和该多个第二半导体器件之间。在封装基板上形成模制构件以覆盖第一半导体器件和该多个第二半导体器件。

Semiconductor packaging and methods of manufacturing semiconductor packaging

【技术实现步骤摘要】
半导体封装和制造半导体封装的方法相关申请的交叉引用本申请要求2018年12月14日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2018-0162037号的优先权，其内容通过全文引用一并于此。
根据一个或多个示例性实施例的装置和方法涉及半导体封装和制造该半导体封装的方法，更具体地，涉及包括叠置在一个封装中的多个半导体芯片的半导体封装和制造该半导体封装的方法。
技术介绍
在制造半导体封装期间，可以执行管芯附接工艺以将多个半导体芯片粘附在印刷电路板上。在管芯附接工艺期间，当从下面的基膜上剥离粘合膜时，可能产生高静电荷。在相关技术中，可以使用离子发生器来去除所产生的静电荷。然而，可能难以管理离子发生器并且去除静电荷的能力可能不足，从而导致对逻辑芯片的损坏。
技术实现思路
一个或多个示例性实施例的各方面提供了一种能够提高良品率并最大化生产率的半导体封装制造方法以及一种通过该方法制造的半导体封装。根据示例性实施例的一方面，提供了一种制造半导体封装的方法，该方法包括：在封装基板上布置第一半导体器件；在从封装基板的上表面暴露的接地基板焊盘上形成静电放电结构；在封装基板上叠置与第一半导体器件间隔开的多个第二半导体器件，静电放电结构介于第一半导体器件和该多个第二半导体器件之间；以及在封装基板上形成模制构件以覆盖第一半导体器件和该多个第二半导体器件。根据另一示例性实施例的一方面，提供了一种制造半导体封装的方法，该方法包括：提供在其上表面上具有接地基板焊盘的封装基板；在封装基板上布置第一半导体器件；执行引线键合工艺以将第一半导体器件电连接到封装基板；在引线键合工艺期间在接地基板焊盘上形成静电放电结构；在封装基板上叠置与第一半导体器件间隔开的多个第二半导体器件，静电放电结构介于第一半导体器件和该多个第二半导体器件之间；以及在封装基板上形成模制构件以覆盖第一半导体器件和该多个第二半导体器件。根据另一示例性实施例的一方面，提供了一种半导体封装，包括：封装基板；布置在封装基板上的第一半导体器件；封装基板上与第一半导体器件间隔开的多个第二半导体器件；设置在第一半导体器件和该多个第二半导体器件之间从封装基板的上表面暴露的接地基板焊盘上的静电放电结构；以及封装基板上覆盖第一半导体器件和该多个第二半导体器件的模制构件。根据另一示例性实施例的一方面，提供了一种半导体封装，包括：封装基板；布置在封装基板上的第一半导体器件；封装基板上与第一半导体器件间隔开的多个第二半导体器件；以及静电放电结构，设置在第一半导体器件和该多个第二半导体器件之间从封装基板的上表面暴露的接地基板焊盘上，或者设置在从第一半导体器件的上表面暴露的接地芯片焊盘上。附图说明通过以下结合附图的详细描述，将更清楚地理解一个或多个示例性实施例，附图中：图1是示出根据示例性实施例的半导体封装的截面图；图2是示出根据示例性实施例的半导体封装的平面图；图3是图1的“A”部分的放大截面图；图4至图13是示出根据一个或多个示例性实施例的制造半导体封装的方法的视图；图14是示出根据示例性实施例的半导体封装的截面图；图15是示出图14的“B”部分的放大截面图；图16和图17是示出根据一个或多个示例性实施例的制造半导体封装的方法的截面图；图18是示出根据示例性实施例的半导体封装的截面图；图19是示出图18的“C”部分的放大截面图；以及图20至图22是示出根据一个或多个示例性实施例的制造半导体封装的方法的截面图。具体实施方式在下文中，将参考附图详细说明示例性实施例。图1是示出根据示例性实施例的半导体封装100的截面图。图2是示出根据示例性实施例的半导体封装的平面图。图3是示出图1的“A”部分的放大截面图。参考图1至图3，半导体封装100可以包括封装基板110、第一半导体器件200、多个第二半导体器件300、至少一个静电放电结构400和模制构件500。另外，半导体封装100还可以包括外连接构件600。封装基板110可以是具有彼此相对的上表面112和下表面114的基板。例如，封装基板110可以包括印刷电路板(PCB)。印刷电路板可以包括其中具有过孔和各种电路元件的多层电路板。封装基板110可以包括第一电路层110a和第二电路层110b。封装基板110中可以包括接地板116。基板焊盘120可以布置在封装基板110的上表面112上。基板焊盘120可以分别连接到多条布线。布线可以在封装基板110的上表面112上延伸或在封装基板110内延伸。例如，布线的至少一部分可以用作基板焊盘，例如连接焊盘(landingpad)。至少一个接地基板焊盘122可以布置在封装基板110的上表面112上。接地基板焊盘122可以通过接地布线118电连接到接地板116。如下所述，接地基板焊盘122、接地布线118和接地板116可以用作能够安全地释放基板110的上表面112上的静电荷的接地路径。在图1至图3中，示例性地示出了基板焊盘120和接地基板焊盘122的数量和位置，并且应当理解，一个或多个其他示例性实施例不限于此。第一绝缘层140可以形成在封装基板110的上表面112上，以覆盖布线并暴露基板焊盘120和接地基板焊盘122。第一绝缘层140可以覆盖除了基板焊盘120和接地基板焊盘122之外的封装基板110的整个上表面112。例如，第一绝缘层140可以包括阻焊剂。第一半导体器件200可以安装在封装基板110上。第一半导体器件200可以通过粘合构件220粘附到封装基板110的上表面112上。例如，粘合构件可以包括粘合膜，如直接粘合膜(DAF)。第一半导体器件200可以包括集成电路。例如，第一半导体器件200可以是包括逻辑电路的逻辑芯片。逻辑芯片可以是用于控制存储器芯片的控制器。第一半导体器件200在上表面(即，有源表面)上可以包括芯片焊盘210。芯片焊盘210可以包括用作电源引脚的输入/输出端子、用作接地引脚的输入/输出端子和/或用作数据引脚的输入/输出端子。第一半导体器件200可以通过第一导电连接构件230电连接到封装基板110。具体地，第一导电连接构件230可以将第一半导体器件200的芯片焊盘210电连接到封装基板110的基板焊盘120。例如，第一导电连接构件230可以包括键合引线。因此，第一半导体器件200可以通过粘合构件220叠置在封装基板110上，并且可以通过多个第一导电连接构件230电连接到封装基板110。或者，第一导电连接构件230可以包括焊料凸块、穿透电极、焊球、导电膏等。例如，第一半导体器件200可以以倒装芯片键合方式安装在封装基板110上。在这种情况下，第一半导体器件200可以布置在封装基板110上，使得其上形成有芯片焊盘210的第一半导体器件200的有源表面面对封装基板110。第一半导体器件200的芯片焊盘210可以通过导电凸块(例如，焊料凸块)电连接到封装基板110的基板焊本文档来自技高网...

【技术保护点】
1.一种制造半导体封装的方法，所述方法包括：/n在封装基板上布置第一半导体器件；/n在从所述封装基板的上表面暴露的接地基板焊盘上形成静电放电结构；/n在所述封装基板上叠置与所述第一半导体器件间隔开的多个第二半导体器件，所述静电放电结构介于所述第一半导体器件和所述多个第二半导体器件之间；以及/n在所述封装基板上形成模制构件以覆盖所述第一半导体器件和所述多个第二半导体器件。/n

【技术特征摘要】
20181214 KR 10-2018-01620371.一种制造半导体封装的方法，所述方法包括：
在封装基板上布置第一半导体器件；
在从所述封装基板的上表面暴露的接地基板焊盘上形成静电放电结构；
在所述封装基板上叠置与所述第一半导体器件间隔开的多个第二半导体器件，所述静电放电结构介于所述第一半导体器件和所述多个第二半导体器件之间；以及
在所述封装基板上形成模制构件以覆盖所述第一半导体器件和所述多个第二半导体器件。


2.根据权利要求1所述的方法，其中在用于电连接所述第一半导体器件和所述封装基板的引线键合工艺期间形成所述静电放电结构。


3.根据权利要求1所述的方法，其中形成所述静电放电结构包括在所述接地基板焊盘上形成在其上部具有尖端部分的引线凸块。


4.根据权利要求3所述的方法，其中形成所述静电放电结构包括：
通过引线键合装置将引线键合到所述接地基板焊盘；以及
切割所述引线以具有预定高度。


5.根据权利要求1所述的方法，其中形成所述静电放电结构包括在所述接地基板焊盘上形成拱形的引线环。


6.根据权利要求1所述的方法，其中在将所述多个第二半导体器件中的至少一个第二半导体器件粘附到所述封装基板之后，形成所述静电放电结构。


7.根据权利要求1所述的方法，其中在所述封装基板上叠置所述多个第二半导体器件包括使用粘合膜粘附所述多个第二半导体器件。


8.根据权利要求7所述的方法，还包括执行引线键合工艺以将所述多个第二半导体器件电连接到所述封装基板。


9.根据权利要求1所述的方法，其中所述接地基板焊盘通过所述封装基板中的接地板接地。


10.根据权利要求1所述的方法，还包括在从所述第一半导体器件的上表面暴露的至少一个接地芯片焊盘上形成第二静电放电结构。


11.一种制造半导体封装的方法，所述方法包括：
提供在其上表面上具有接地基板焊盘的封装基板；
在所述封装基板上布置第一半导体器件；
执行引线键合工艺以将所述第一半导体器件电连接到所述封装基板；
在所述引线键合工艺期间在所述接地基板焊盘上形成静电放电结构；
在所述封装基板上叠置与所述第一半导体器件间隔开的多个第二半导体器件，所述静电放电结构介于所述第一半导体器件和所述多个第二半导体器件之间；以及
在所述封装基板...

【专利技术属性】
技术研发人员：柳世镇，朱洪燮，韩元吉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR