半导体器件及其制造方法技术

半导体器件包括在半导体器件的衬底之上沿垂直方向堆叠的一串晶体管。该串可以包括第一子串、设置在第一子串之上的沟道连接体和第二子串。第一子串包括第一沟道结构，该第一沟道结构具有沿垂直方向延伸的第一沟道层和第一栅极电介质结构。第二子串堆叠在沟道连接体之上，并且具有第二沟道结构，该第二沟道结构包括沿垂直方向延伸的第二沟道层和第二栅极电介质结构。电耦合第一和第二沟道层的沟道连接体设置在第二栅极电介质结构下方，以使得能够在第二沟道层的底部区域中形成导电路径。底部区域与第二子串中的最下面的晶体管相关联。

Semiconductor devices and manufacturing methods

【技术实现步骤摘要】
半导体器件及其制造方法本申请是申请日为2018年9月27日、申请号为201880001908.0、专利技术名称为“半导体器件及其制造方法”的专利技术专利的分案申请。
技术介绍
随着集成电路中器件的关键尺寸缩小到常见存储单元技术的极限，开发了技术以实现更大的存储容量。与平面晶体管结构相比，3DNAND存储器件的垂直结构涉及更复杂的制造工艺。随着3DNAND存储器件迁移到具有更多存储单元层的配置来以更低的每比特成本实现更高的密度，改进结构及其制造方法成为越来越大的挑战。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。图1示出了根据本公开的一些实施例的半导体器件100的一部分的截面图；图2-13是根据本公开的一些实施例的半导体器件100在工艺1400的各个步骤处的部分的截面图；以及图14示出了概述根据本公开实施例的用于半导体制造的工艺1400的流程图。专利技术内容根据本公本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括在所述半导体器件的衬底之上沿着垂直方向堆叠的一串晶体管，该串包括：/n晶体管的具有第一沟道结构的第一子串，所述第一沟道结构包括沿垂直方向延伸的第一沟道层和第一栅极电介质结构；/n沟道连接体，其设置在所述第一子串之上；以及/n堆叠在所述沟道连接体之上的晶体管的第二子串，所述第二子串具有第二沟道结构，所述第二沟道结构包括沿垂直方向延伸的第二沟道层和第二栅极电介质结构，所述沟道连接体电耦合所述第一沟道层和所述第二沟道层，并设置在所述第二栅极电介质结构下方，/n其中，所述沟道连接体包括第一结构和第二结构，所述第一结构包括由所述第二结构过填充的凹陷区域。/n

【技术特征摘要】
1.一种半导体器件，包括在所述半导体器件的衬底之上沿着垂直方向堆叠的一串晶体管，该串包括：
晶体管的具有第一沟道结构的第一子串，所述第一沟道结构包括沿垂直方向延伸的第一沟道层和第一栅极电介质结构；
沟道连接体，其设置在所述第一子串之上；以及
堆叠在所述沟道连接体之上的晶体管的第二子串，所述第二子串具有第二沟道结构，所述第二沟道结构包括沿垂直方向延伸的第二沟道层和第二栅极电介质结构，所述沟道连接体电耦合所述第一沟道层和所述第二沟道层，并设置在所述第二栅极电介质结构下方，
其中，所述沟道连接体包括第一结构和第二结构，所述第一结构包括由所述第二结构过填充的凹陷区域。


2.根据权利要求1所述的半导体器件，其中，所述沟道连接体是通过形成延伸到所述第一结构中的具有锥形轮廓的沟道开口来形成的。


3.根据权利要求1所述的半导体器件，其中，所述第一结构与所述第一沟道层相邻，所述第二结构与所述第二沟道层相邻，并且所述串的沟道层包括通过所述沟道连接体电耦合的所述第一沟道层和所述第二沟道层。


4.根据权利要求1所述的半导体器件，其中，所述第二栅极电介质结构包括在所述第二沟道层之上顺序形成的隧穿绝缘层、电荷存储层和阻挡绝缘层。


5.根据权利要求1所述的半导体器件，其中
所述第一结构与所述第一沟道层接触，并具有带有第一凹陷的第一上表面；
所述第二结构与所述第二沟道层接触，并具有带有第二凹陷的第二上表面，所述第二栅极电介质结构设置在所述第二上表面上，所述第二上表面位于所述第一上表面之上；
所述第二结构设置在所述第一凹陷中；以及
所述第二沟道层设置在所述第二凹陷中。


6.根据权利要求1所述的半导体器件，其中
所述沟道连接体包括形成在所述沟道连接体的上表面中的凹陷；
所述第二栅极电介质结构设置在所述上表面上；以及
所述第二沟道层形成在所述凹陷中。


7.根据权利要求1所述的半导体器件，其中，所述第二结构设置在所述第一结构上，所述第二结构与所述第二沟道结构接触，并且所述第二结构由外延生长的材料形成。


8.根据权利要求1所述的半导体器件，其中，所述沟道连接体包括多晶硅。


9.一种用于在半导体器件的衬底之上制造所述半导体器件中的一串晶体管的方法，包括：
形成晶体管的具有第一沟道结构的第一子串，所述第一沟道结构包括在所述衬底之上沿垂直方向延伸的第一沟道层和第一栅极电介质结构；
在所述第一子串之上形成沟道连接体，以电耦合所述第一沟道层和晶体管的第二子串的第二沟道层；以及
在所述沟道连接体之上形成所述第二子串，所述第二子串具有第二沟道结构，所述第二沟道结构包括沿垂直方向延伸的所述第二沟道层和第二栅极电介质结构，所述第二栅极电介质结构形成在所述沟道连接体之上，
其中，所述沟道连接体包括第一结构和第二结构，所述第一结构包括由所述第二结构过填充的凹陷区域。


10.根据权利要求9所述的方法，其中，在所述沟道连接体之上形成所述第二子串包括：形成延伸到所述第一结构中的具有锥形轮廓的沟道开口。


11.根据权利要求9所述的方法，其中，
在所述第一子串之上形成所述沟道连接体包括：
在所述第一子串之上形成所述第一结构；以及
通过过填充所述凹陷区域来形成所述第二结构；以及
在所述沟道连接体之上形成所述第二子串包括形成...

【专利技术属性】
技术研发人员：张若芳，王恩博，杨号号，徐前兵，胡禺石，陶谦，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42