包括沟道结构的半导体器件制造技术

本公开提供了包括沟道结构的半导体器件。一种半导体器件可以包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个互连层交替地堆叠在基板上。隔离区域可以在第一方向上与堆叠结构交叉。多个第一结构可以在垂直于第一方向的第二方向上延伸到堆叠结构中。多个第一图案可以在隔离区域中在第二方向上延伸到堆叠结构中。所述多个第一图案的底部可以比所述多个沟道结构的底部在第二方向上更远离基板的上表面。

Semiconductor devices including channel structure

【技术实现步骤摘要】
包括沟道结构的半导体器件
本公开的各方面涉及半导体器件。
技术介绍
随着半导体器件正变得日益集成，在其中可形成沟道结构的沟道孔的高宽比正逐渐增大。高宽比可以是沟道孔的深度相对于沟道孔的直径的比率。高宽比的增大会增加垂直地形成沟道孔的难度。例如，单元块的边缘处的沟道孔会易受工艺缺陷诸如弯曲和/或未开口(notopening)的影响。
技术实现思路
本公开的专利技术构思旨在提供具有提高的批量生产效率和提高的集成的半导体器件，这会是有利的。这里公开的专利技术构思涉及形成这样的半导体器件的方法。根据一些示例实施方式，提供一种半导体器件，该半导体器件包括基板和堆叠结构，该堆叠结构包括交替地堆叠在基板上的多个绝缘层和多个互连层。隔离区域可以在第一方向上与堆叠结构交叉。多个第一沟道结构可以在垂直于第一方向的第二方向上延伸到堆叠结构中。多个第一图案可以在隔离区域中在第二方向上延伸到堆叠结构中。所述多个第一图案的底部可以比所述多个第一沟道结构的底部在第二方向上更远离基板的上表面。根据一些示例实施方式，提供一种半导体器件，该半导本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n基板；/n堆叠结构，包括交替地堆叠在所述基板上的多个绝缘层和多个互连层；/n隔离区域，在第一方向上与所述堆叠结构交叉；/n多个第一沟道结构，在垂直于所述第一方向的第二方向上延伸到所述堆叠结构中；以及/n多个第一图案，在所述隔离区域中并在所述第二方向上延伸到所述堆叠结构中，/n其中所述多个第一图案的底部比所述多个第一沟道结构的底部在所述第二方向上更远离所述基板的上表面。/n

【技术特征摘要】
20181211 KR 10-2018-01587431.一种半导体器件，包括：
基板；
堆叠结构，包括交替地堆叠在所述基板上的多个绝缘层和多个互连层；
隔离区域，在第一方向上与所述堆叠结构交叉；
多个第一沟道结构，在垂直于所述第一方向的第二方向上延伸到所述堆叠结构中；以及
多个第一图案，在所述隔离区域中并在所述第二方向上延伸到所述堆叠结构中，
其中所述多个第一图案的底部比所述多个第一沟道结构的底部在所述第二方向上更远离所述基板的上表面。


2.根据权利要求1所述的半导体器件，其中所述多个第一图案的所述底部比所述多个互连层中的最下层在所述第二方向上更远离所述基板的所述上表面。


3.根据权利要求1所述的半导体器件，其中所述多个第一图案中的每个的水平宽度小于所述多个第一沟道结构中的每个的水平宽度。


4.根据权利要求1所述的半导体器件，其中延伸到所述堆叠结构中的所述多个第一沟道结构的每个具有第一截面形状，并且延伸到所述堆叠结构中的所述多个第一图案的每个具有不同于所述第一截面形状的第二截面形状。


5.根据权利要求1所述的半导体器件，还包括：
隔离沟槽，在所述隔离区域中并延伸穿过所述堆叠结构，其中所述第一图案中的至少一些与所述隔离沟槽邻接；和
在所述隔离沟槽中的隔离绝缘层。


6.一种半导体器件，包括：
基板，具有第一区域和与所述第一区域相邻的第二区域；
第一堆叠结构，其中多个绝缘层和多个虚设层交替地堆叠在所述基板上的所述第二区域中；
虚设隔离区域，在第一方向上与所述第一堆叠结构交叉；
多个虚设沟道结构，在垂直于所述第一方向的第二方向上延伸到所述第一堆叠结构中；以及
多个虚设图案，在所述虚设隔离区域中并在所述第二方向上延伸到所述第一堆叠结构中，
其中所述多个虚设图案的底部比所述多个虚设沟道结构的底部在所述第二方向上更远离所述基板的上表面。


7.根据权利要求6所述的半导体器件，其中所述多个虚设图案的所述底部比所述多个虚设层中的最下层更远离所述基板的所述上表面。


8.根据权利要求6所述的半导体器件，其中所述多个虚设图案中的每个的水平宽度小于所述多个虚设沟道结构中的每个的水平宽度。


9.根据权利要求6所述的半导体器件，其中所述多个虚设沟道结构中的彼此相邻的两个虚设沟道结构以第一距离间隔开，并且其中所述多个虚设图案中的与所述两个虚设沟道结构中的一个相邻的一个虚设图案与所述两个虚设沟道结构中的相邻的一个虚设沟道结构间隔开所述第一距离。


10.根据权利要求6所述的半导体器件，还包括：
第二堆叠结构，其中多个绝缘层和多个电极层在所述第一区域中交替地堆叠在所述基板上；
单元隔离区域，在所述第一方向上与所述第二堆叠结构交叉；以及
多个单元沟道结构，在所述第二方向上延伸到所述第二堆叠结构中。


11.根据权利要求10所述的半导体器件，还包括：
多个单元图案，在所述第二方向上延伸到所述第二堆叠结构中，
其中所述多个单元图案的底部比所述多个单元沟道结构的底部在所述第二方向上更远离所述基板的所述上表面。


12.根据权利要求11所述的半导体器件，还包括：
单元隔离沟槽，在所述单元隔离区域中并穿过所述第二堆叠结构；和
在所述单元隔离沟槽中的隔离绝缘层，
其中所述单元隔离沟槽穿过所述多个单元图案。


13.根据权利要求12所述的半导体器件，其中所述多个单元沟道结构和所述多个虚设沟道结构中的每个包括：
沟道图案；和
围绕所述沟道图案的外侧的信息存储图案，
其中所述信息存储图案包括：
围绕所述沟道图...

【专利技术属性】
技术研发人员：孙仑焕，白石千，千志成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR