垂直存储器件制造技术

提供了一种垂直存储器件，所述垂直存储器件包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的所述上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。

Vertical memory device

【技术实现步骤摘要】
垂直存储器件相关申请的交叉引用本申请要求于2018年11月30日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0152388的优先权，通过引用将该申请的全部内容合并于此。
本专利技术构思总体上涉及垂直存储器件，更具体地，涉及VNAND闪存器件。
技术介绍
在VNAND闪存器件的制造过程中，可以在衬底与模具之间形成牺牲层，可以形成穿过模具和牺牲层的沟道，可以形成穿过模具和牺牲层的开口，可以去除由开口暴露的牺牲层以形成间隙，并且可以用多晶硅层填充间隙，使得沟道可以彼此连接。如果多晶硅层没有完全填充间隙，则可能在多晶硅层中产生空隙。
技术实现思路
示例实施例提供了具有改进性能的垂直存储器件。根据本专利技术构思的一方面，提供一种垂直存储器件。所述垂直存储器件可以包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极可以沿基本上平行于所述衬底的上表面的第本文档来自技高网...

【技术保护点】
1.一种垂直存储器件，包括：/n沟道连接图案，所述沟道连接图案位于衬底上；/n栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及/n沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；/n其中，所述沟道连接图案的在第三方向上的端部的上表面比所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分的上表面高，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。/n

【技术特征摘要】
20181130 KR 10-2018-01523881.一种垂直存储器件，包括：
沟道连接图案，所述沟道连接图案位于衬底上；
栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及
沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；
其中，所述沟道连接图案的在第三方向上的端部的上表面比所述沟道连接图案的除了与所述沟道相邻的部分之外的其他部分的上表面高，所述第三方向基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向。


2.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案的所述端部的下表面与所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面基本上共面。


3.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案的所述端部的下表面低于所述沟道连接图案的除了与所述沟道相邻的所述部分之外的所述其他部分的下表面。


4.根据权利要求3所述的垂直存储器件，其中，所述沟道连接图案的所述端部关于基本上平行于所述衬底的所述上表面的水平线对称。


5.根据权利要求3所述的垂直存储器件，其中，从所述沟道连接图案的所述端部的所述上表面到所述沟道的距离小于从所述沟道连接图案的所述端部的下表面到所述沟道的距离。


6.根据权利要求3所述的垂直存储器件，其中，所述沟道连接图案的所述端部的所述上表面的曲率不同于所述沟道连接图案的所述端部的所述下表面的曲率。


7.根据权利要求6所述的垂直存储器件，其中，所述沟道连接图案的所述端部的所述上表面的所述曲率小于所述沟道连接图案的所述端部的所述下表面的所述曲率。


8.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案中包括气隙。


9.根据权利要求1所述的垂直存储器件，还包括电荷存储结构，所述电荷存储结构位于所述沟道的外侧壁的至少一部分上。


10.根据权利要求9所述的垂直存储器件，其中，所述沟道连接图案覆盖所述沟道的所述外侧壁的一部分，并接触所述电荷存储结构。


11.根据权利要求1所述的垂直存储器件，其中，所述沟道连接图案包括掺杂多晶硅。


12.根据权利要求1所述的垂直存储器件，还包括支撑层，所述支撑层位于所述沟道连接图案与所述栅电极中的最下面的栅电极之间，所述支撑层包括掺杂多晶硅。


13.根据权利要求1所述的垂直存储器件，还包括公共源极线，所述公共源极线在所述衬底上沿所述第二方向延伸，所述公共源极线在所述第三方向上分割所述栅电极和所述沟道连接图案中的每一者。


14.根据权利要求1所述的垂直存储器件，其中，所述沟道包括在所述第二方向和所述第三方向中的每个方向上的多个沟道，并且
其中，所述沟道连接图案将所述多个沟道彼此连接。


15.一种垂直存储器件，包括：
沟道连接图案，所述沟道连接图案位于衬底上；
栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开，每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面；以及
沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案；
其中，所述沟道连接图案的在第三方向上的端部在所述第一方向上的...

【专利技术属性】
技术研发人员：崔至薰，金成吉，金廷奂，金赞炯，李宇城，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR