存储器件制造技术

一种存储器件，其包括掺杂有第一导电杂质的区域；掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的第一多晶硅层；形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层横向侧的电荷捕获层；和形成在所述电荷捕获层横向侧的控制栅极。

【技术实现步骤摘要】
存储器件
技术介绍
快闪存储器件具有EPROM和EEPROM的优点，EPROM具有编 程和擦除特性，EEPROM具有电编程和擦除特性。快闪存储器件能够 存储1位数据并进行电编程和擦除操作。如在例图1中所示，快闪存储器件可以包括形成在硅半导体衬底1 上和/或上方的薄隧道氧化物层3、形成在隧道氧化物层3上和/或上方 的浮置栅极4、形成在浮置栅极4上和/或上方的绝缘层5、形成在绝缘 层5上和/或上方的控制栅极6、和形成在硅半导体衬底1上和/或上方 的源极/漏极区2。
技术实现思路
实施方案涉及一种存储器件，其包括掺杂有第一导电杂质的区域； 掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上和/或上方的第一多晶硅层；形成在所述第一多晶硅层上和/或上方并掺杂有 第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层的横向侧的电 荷捕获层；和形成在所述电荷捕获层的横向侧的控制栅极。实施方案涉及一种存储器件，其包括掺杂有第一导电杂质的区域； 掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上和/或上方的第一多晶硅层；形成在所述第一多晶硅层上和/或上方并掺杂有 第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层的两个横向侧 的电荷捕获层；和形成在所述电荷捕获层的横向侧的第一和第二控制栅 极。实施方案涉及一种存储器件，其包括形成在半导体衬底中的源极 和漏极区；形成在所述源极和漏极区之间的沟道区；与所述沟道区相邻 的电荷捕获层；和与所述电荷捕获层相邻的控制栅极，其中所述源极区、 沟道区和漏极区垂直对准，并且所述沟道区、电荷捕获层和控制栅极水 平对准。实施方案涉及一种存储器件，其包括形成在半导体衬底中的源极 区、共沟道区和漏极区，其中所述源极区、共沟道区和漏极区沿第一方 向对准；在所述共沟道区中捕获电荷的多个电荷捕获层；和向其施加控制电压的多个控制栅极。附图说明例图l示出快闪存储器件。例图2 ~ 9示出根据实施方案的快闪存储器件。 具体实施例方式在以下实施方案的说明中，当描述层(膜)、区域、图案或结构形 成形成在层(膜)、区域、图案或结构的上/上面/上方/上部，，或下/下面 /下方/下部时，是指它们直接与所述层(膜)、区域、图案或结构接 触，或它们通过在其间插入其它的层(膜)、区域、图案或结构而与所 述层(膜)、区域、图案或结构间接接触。因此，其含义必须基于本发 明的范围来确定。如在例图2和3中说明的，根据实施方案的快闪存储器件可包括半 导体衬底，在其上形成掺杂有第一导电杂质的区域110。第一导电杂质 可以包括N-型杂质如磷(P)或砷(As)，或P-型杂质如硼(B)。才艮据实施方 案，第一导电杂质包括N-型杂质。此外，所述半导体衬底可以掺杂有 N-型杂质。可以在掺杂有第一导电杂质的区域110上和/或上方形成第一多晶 硅层120。第一多晶硅层120可以掺杂有不同于所述第一导电杂质的第 二导电杂质。如果第一导电杂质是N-型杂质，那么第二导电杂质是P-型杂质，因此第一多晶硅层120形成P-阱。可以在第一多晶珪层120上和/或上方形成第二多晶珪层130。第二 多晶硅层130可以掺杂有第一导电杂质。因此，掺杂有第一导电杂质的区域110、第一多晶硅层120和第二 多晶硅层130可以形成垂直堆叠结构，其顺序掺杂有N-型杂质/P-型杂 质/N-型杂质。可以在第一多晶硅层120和第二多晶硅层130的两侧横向形成电荷 捕获层140。电荷捕获层140可以包括绝缘层。如例图3中所示，根据 实施方案，电荷捕获层140可以包括ONO层，其中顺序沉积第一氧化 物层141、氮化物层142和第二氧化物层143。具有ONO层的电荷捕获 层140可包括选自Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Al203、 和Si02-Si3N4-Si02-Si3N4-Si02中的一种。可以在电荷捕获层140上和/或上方形成包括多晶硅的第一控制栅 极150和第二控制栅极160。具体而言，第一控制栅极150和第二控制 栅极160可以形成在掺杂有第一导电杂质的区域110上和/或上方和形成 在第一多晶硅层120和第二多晶硅层130的横向两侧。如例图4中所示，根据实施方案的快闪存储器件可以包括形成得比 第一控制栅极150和第二控制栅极160更高的第二多晶硅层130。如例图5中所示，根据实施方案的快闪存储器件可以包括形成在第 一多晶硅层120和第二多晶硅层130的横向侧的电荷捕获层140。电荷 捕获层可通过顺序沉积第一氧化物层141、氮化物层142和第二氧化物 层143形成具有ONO结构。具有ONO结构的电荷捕获层140可以包 括选自 Si02-Si3N4-Si02 、 Si02-Si3N4-Al203 、 Si02-Si3N4-Al203和 Si02-Si3N4-Si02-Si3N4-Si02中的一种。另外，具有不同于电荷捕获层140的ONO层的结构的绝缘层144 可以形成在第一控制栅极150和第二控制栅极160与掺杂有第一导电杂 质的区域110之间。如例图6中所示，根据实施方案的快闪存储器件可以包括从掺杂有 第一导电杂质的区域110的预定部分突出的突出部111。第一多晶硅层 120可以形成在突出部111上和/或上方。突出部111可以包括与掺杂有 第一导电杂质的区域IIO的材料相同的材料。如例图7中所示，根据实施方案的快闪存储器件可以包括形成在半 导体衬底100上和/或上方的绝缘层105并包括沟槽103。掺杂有第一导 电杂质的区域110可以形成在沟槽103中。如例图8中所示，根据实施方案的快闪存储器件可以包括半导体衬 底IOO，其是P-型半导体衬底。掺杂有第一导电杂质的区域110可以作 为N-型多晶硅层形成在P-型半导体衬底100的预定区域上和/或上方。 另外，绝缘层105可以形成在掺杂有第一导电杂质的区域110的两个横 向侧面。如例图9中所示，根据实施方案的快闪存储器件可以包括掺杂有第 二杂质并包括P-型多晶硅的区域210。可以在掺杂有第二杂质的区域 210上和/或上方形成掺杂有N-型杂质以形成N-阱的第一多晶硅层220 和掺杂有P-型杂质的第二多晶硅层230。电荷捕获层240可以形成在第 一多晶硅层220和笫二多晶硅层230的两个横向侧。包括多晶硅的第一控制栅极250和第二控制栅极260可以形成在电荷捕获层240上和/或上 方。根据实施方案，包括掺杂有第一杂质的区域110和掺杂有第二杂质 的区域210的快闪存储器件可以与第二多晶硅层130和230共同形成具 有垂直结构的源极/漏极区。此外，掺杂有P-型杂质以形成P-阱的第一 多晶硅层120和掺杂有N-型杂质以形成N-阱的第一多晶硅层220可以 用作作为电荷(或空穴)通道的沟道。电荷捕获层140可以形成为具有ONO层，所述ONO层包括顺序 沉积的第一氧化物层141、氮化物层142和第二氧化物层143，电荷可 以在氮化物层142上编程或擦除，第一氧化物层141可用作隧道氧化物 层，以将电荷从沟道引导到氮化物物层142，并且第二氧化层143可用 作阻挡氧化物层，以防止电荷从氮化物层142移动到第一控制栅极150 和第二控制栅极160。同时，当对第一控制栅极150施加电压时，本文档来自技高网...

【技术保护点】
一种器件，包括：掺杂有第一导电杂质的区域；掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的第一多晶硅层；形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层的横向侧的电荷捕获层；和形成在所述电荷捕获层的横向侧的控制栅极。

【技术特征摘要】
KR 2006-11-30 10-2006-01194681.一种器件，包括掺杂有第一导电杂质的区域；掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的第一多晶硅层；形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层的横向侧的电荷捕获层；和形成在所述电荷捕获层的横向侧的控制栅极。2. 权利要求l的器件，其中所述电荷捕获层包括第一氧化物层、氮化 物层和第二氧化物层。3. 权利要求1的器件，其中所述电荷捕获层包括选自Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Al203和Si02-Si3N4-Si02-Si3N4-Si02中的 一种。4. 权利要求l的器件，其中所述第二多晶硅层突出超过所述控制栅极。5. 权利要求l的器件，还包括形成在所述掺杂有第一导电杂质的区域 上的突出部，并所述第一多晶硅层形成在所述突出部上。6. 权利要求l的器件，还包括形成在所述掺杂有第一导电杂质的区域 两侧的绝缘层。7. —种器件，包括 掺杂有第一导电杂质的区域；掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的 第一多晶硅层；形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；形成在所述第一多晶硅层的两个横向侧的电荷捕获层；和 形成在所述电荷捕获层的横向侧的第一和第二控制栅极。8. 权利要求7的器件，其中所述电荷捕获层包含第一氧化物层、氮化 物层和第二氧化物层。9. 权利要求7的器件，其中所述电荷捕获层包括选自Si02-Si3N4-Si02、 Si02...

【专利技术属性】
技术研发人员：郑真孝，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]