一种存储芯片的数据保护电路及其方法技术

本发明专利技术公开了一种存储芯片的数据保护电路及其方法，数据保护电路包括MCU、转换单元和外部EEPROM存储芯片；通过MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作；通过改变写数据指令的信号形式，从而避免了现有MCU程序跑飞或外部干扰时输出错误的写信号修改数据，大大降低外界干扰对芯片的影响。

【技术实现步骤摘要】

本专利技术涉及互联网数据
，特别涉及一种存储芯片的数据保护电路及其方 法。
技术介绍
目前在IDC(InternetDataCenter，互联网数据中心）机房的监控设备中，通常 会存储一部分只读信息在外部EEPROM芯片内，如通讯地址等。当MCU死机、程序跑飞时或 有外部干扰的情况下，会对外部EEPROM芯片内的信息进行修改.从而导致监控设备在系统 中不能正常上传数据或通讯，出现误告警现象。 因而现有技术还有待改进和提高。
技术实现思路
鉴于上述现有技术的不足之处，本专利技术的目的在于提供一种存储芯片的数据保护 电路及其方法，以解决现有IDC机房的监控设备不能防止MCU程序跑飞或外部干扰时对 EEPROM数据的修改。 为了达到上述目的，本专利技术采取了以下技术方案： 一种存储芯片的数据保护电路，其包括MCU、转换单元和外部EEPROM存储芯片； 所述MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电 平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操 作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片 的写操作。 所述的存储芯片的数据保护电路中，所述转换单元包括施密特触发器、第一电阻、 延时电阻和延时电容；所述施密特触发器的1?脚连接MCU的I/O脚，施密特触发器的砭脚 连接外部EEPROM存储芯片的WP脚和第一电阻的一端，第一电阻的另一端连接电源端，施密 特触发器的IRext脚连接延时电阻的一端和延时电容的一端，延时电阻的另一端连接电源 端，延时电容的另一端连接施密特触发器的，施密特触发器的VCC脚连接电源端。 所述的存储芯片的数据保护电路中，所述转换单元还包括第二电阻，所述第二电 阻的一端连接施密特触发器的IB脚，第二电阻的另一端连接电源端。 所述的存储芯片的数据保护电路中，所述MCU的I/O脚输出方波时，施密特触发器 在第一个方波脉冲的下降沿输出低电平给外部EEPROM存储芯片的WP脚； 若在延时时间内无其他方波脉冲，则所述低电平维持延时时间后自动翻转为高电平； 若在延时时间内有其他方波脉冲，每检测一个下降沿，施密特触发器输出低电平并延 时，直至最后一个方波的下降沿，施密特触发器输出低电平并维持延时时间后自动翻转为 高电平。 所述的存储芯片的数据保护电路中，所述外部EEPROM存储芯片设置有用于存储 数据的读写区和备份区，MCU内部设置有用于存储数据的FLASH存储器。 一种采用所述的存储芯片的数据保护电路的数据保护方法，其包括： A、 上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执行步 骤B，否则输出电平信号并执行步骤C; B、 转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操 作； C、 转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯 片的写操作。 所述的数据保护方法中，在所述步骤B之后，还包括:MCU写入数据之前，对数据进 行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区，并在MCU内部FLASH存储 器中存储原始的数据。 所述的数据保护方法中，在所述步骤C之后，还包括： Cl、MCU读取数据时，同时读取读写区和备份区的数据，并与FLASH存储器中的数据进 行比对； C2、判断三个区的数据相同时，则识别数据正确并输出；若任一个区或两个区的数据与 其他不同，则MCU调用备份区的数据更新不同的数据。相较于现有技术，本专利技术提供的存储 芯片的数据保护电路及其方法，通过MCU判断接收到控制指令是否为写数据指令，是则输 出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外 部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作， 禁止外部EEPROM存储芯片的写操作；通过改变写数据指令的信号形式，从而避免了现有 MCU程序跑飞或外部干扰时输出错误的写信号修改数据，大大降低外界干扰对芯片的影响。【附图说明】 图1为本专利技术实施例提供的存储芯片的数据保护电路的结构框图。 图2为本专利技术实施例提供的存储芯片的数据保护电路的电路图。 图3为本专利技术实施例提供的施密特触发器的输入输出时序波形图。 图4为本专利技术实施例提供的数据保护电路的逻辑时序图。 图5为本专利技术提供的存储芯片的数据保护电路的数据保护方法流程图。【具体实施方式】 本专利技术提供，将MCU的IO脚输出的读写信 号经施密特触发器控制后，再传输至外部EEPROM存储芯片的读写控制脚，以MCU死机时对 外部EEPROM存储芯片数据的修改，大大降低了外界干扰对芯片的影响。同时将外部EEPROM 存储芯片分成读写区域和备份区域，读写数据时分别读写入读写区域、备份区域以及MCU 的FLASH存储器中，通过比对三份数据是否相同来判断数据是否出错，提高了数据的可靠 性。 为使本专利技术的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对 本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于 限定本专利技术。 请参阅图1，本专利技术提供的存储芯片的数据保护电路主要适用于IDC机房的监控 设备中，其包括MCU10、转换单元20和外部EEPROM存储芯片30;MCU10连接转换单元20 和外部EEPROM存储芯片30,所述转换单元20连接外部EEPROM存储芯片30。具体为：MCU 10的I/O脚连接转换单元20的输入端，转换单元20的输出端连接外部EEPROM存储芯片 30的WP脚；MCU10的SDA脚、SCL脚分别连接外部EEPROM存储芯片30的SDA脚、SCL脚。 上电后，所述MCU10判断接收到控制指令是否为写数据指令，是则输出波形写信 号，否则输出对应的电平信号。所述转换单元20根据所述波形写信号输出电平写信号启动 外部EEPROM存储芯片30的写操作。转换单元20还根据所述电平信号输出电平读信号启 动读操作，禁止外部EEPROM存储芯片的写操作，即仅保留读操作。 其中，所述外部EEPROM存储芯片设置有用于存储数据的读写区和备份区，MCU内 部设置有用于存储数据的FLASH存储器。写入时MCU将输入同时写入读写区、备份区和 FLASH存储器中。读取时也同时读取三个区的数据进行比对，以判断数据是否被修改。 需要理解的是，现有技术中MCU是直接对外部EEPROM存储芯片进行读写操作的， 且均是电平型的控制信号。如MCU的I/O脚输出低电平至外部EEPROM存储芯片的WP脚时， 对外部EEPROM存储芯片即可写又可读；若输出高电平，对外部EEPROM存储芯片只能读。而 MCU程序跑飞或外部干扰时，常输出低电平，从而导致出现错误的写操作而修改数据。 本实施例的改进点在于，将MCU现有的电平的写信号改进为波形的写信号，即需 要写（即需要将数据存储到外部EEPROM存储芯片30)时，MCU的I/O脚输出波形式(如方波， 三角波等）的写信号，再通过转换单元20在波形的下降沿转换成低电平的写信号并传输至 外部EEPROM存储芯片的WP脚（因目前的外部EEPROM存储芯片只响应电平式的读写信号， 此处需转本文档来自技高网...

【技术保护点】
一种存储芯片的数据保护电路，其特征在于，包括MCU、转换单元和外部EEPROM存储芯片；所述MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：符长林，胡孝平，
申请(专利权)人：深圳市共济科技有限公司，
类型：发明
国别省市：广东;44