集成电路、集成电路器件及其形成方法技术

本文公开了具有中性区域以最小化金属栅极边界效应的栅极结构及其制造方法。示例性金属栅极包括第一部分、第二部分和第三部分。第二部分设置在第一部分和第三部分之间。第一部分包括第一栅极介电层、第一p型功函层和第一n型功函层。第二部分包括第二栅极介电层和第二p型功函层。第三部分包括第三栅极介电层、第三p型功函层和第二n型功函层。第二p型功函层将第一n型功函层与第二n型功函层分隔开，从而使得第一n型功函层不与第二n型功函层共享界面。本发明专利技术的实施例还涉及集成电路、集成电路器件及其形成方法。

Integrated circuit, integrated circuit device and its forming method

【技术实现步骤摘要】
集成电路、集成电路器件及其形成方法
本专利技术的实施例涉及集成电路、集成电路器件及其形成方法。
技术介绍
集成电路(IC)工艺已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小且更复杂的电路。在IC发展工艺中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小还增加了处理和制造IC的复杂性，为了实现这些进步，需要IC处理和制造中的类似发展。例如，为了促进改进的IC技术节点所需的IC部件的密集封装，可以将金属栅极配置为具有不同的功函数，以启用具有不同阈值电压的晶体管，诸如p型晶体管和n型晶体管。这使得p型晶体管的金属栅极(配置有第一功函数的第一金属栅极部分)与n型晶体管的金属栅极(配置有第二功函数的第二金属栅极部分)共享界面(或边界)。已经观察到，金属在整个界面上的扩散会导致p型晶体管和n型晶体管的所需阈值电压发生变化，随着IC部件尺寸的缩小，这种本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：/n栅极结构，具有被配置为用于具有第一阈值电压的第一晶体管的第一部分、被配置为用于具有第二阈值电压的第二晶体管的第二部分以及设置在所述第一部分和所述第二部分之间的第三部分，其中：/n所述第三部分的配置与所述第一部分的配置和所述第二部分的配置不同，/n所述第一部分的配置与所述第二部分的配置不同，以及/n所述第三部分的配置阻挡金属组分在所述第一部分和所述第二部分之间的扩散。/n

【技术特征摘要】
20181130 US 62/773,549;20191108 US 16/678,6951.一种集成电路器件，包括：
栅极结构，具有被配置为用于具有第一阈值电压的第一晶体管的第一部分、被配置为用于具有第二阈值电压的第二晶体管的第二部分以及设置在所述第一部分和所述第二部分之间的第三部分，其中：
所述第三部分的配置与所述第一部分的配置和所述第二部分的配置不同，
所述第一部分的配置与所述第二部分的配置不同，以及
所述第三部分的配置阻挡金属组分在所述第一部分和所述第二部分之间的扩散。


2.根据权利要求1所述的集成电路器件，其中：
所述第一部分包括第一栅电介质和第一栅电极；
所述第二部分包括第二栅电介质和第二栅电极；以及
所述第三部分包括第三栅电介质和第三栅电极，其中，所述第一栅电极、所述第二栅电极和所述第三栅电极不同。


3.根据权利要求2所述的集成电路器件，其中：
所述第一栅电极和所述第二栅电极的每个均包括第一型金属层和第二型金属层，其中，所述第一栅电极中的第一型金属层和所述第二型金属层的配置与所述第二栅电极中的第一型金属层和第二型金属层的配置不同；以及
所述第三栅电极包括所述第一型金属层并且没有所述第二型金属层。


4.根据权利要求3所述的集成电路器件，其中：
所述第一栅电极中的第一型金属层和第二型金属层的配置包括具有第一厚度的所述第一型金属层和具有第二厚度的所述第二型金属层；以及
所述第二栅电极中的第一型金属层和第二型金属层包括具有第三厚度的所述第一型金属层和具有第四厚度的所述第二型金属层，其中，所述第三厚度大于所述第一厚度，并且所述第四厚度小于所述第二厚度。


5.根据权利要求3所述的集成电路器件，其中，所述第一型金属层是p型金属层，并且所述第二型金属层是n型金属层。


6.根据权利要求1所述的集成电路器件，其中，所述第一晶体管是p型FinFET，并且所述第二晶体管是n型...

【专利技术属性】
技术研发人员：包家豪，陈稚轩，洪连嵘，林士豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71