一种封装结构制造技术

本实用新型专利技术提供一种封装结构，所述封装结构包括：电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面依次设有第二连接焊垫以及焊球阵列；重新布线层，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触。通过采用重新布线层与电路基板的直接电连接，避免使用硅中间层以及硅通孔，减少了工艺流程，减低了成本。

A packaging structure

【技术实现步骤摘要】
一种封装结构
本技术涉及半导体技术封装领域，尤其涉及一种封装结构。
技术介绍
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。三维集成电路利用硅通孔在垂直方向上将多个堆叠的晶片进行互连，2.5D集成电路则是利用硅转接板通过硅通孔和重新布线层传输线在水平方向上把多个晶片或三维集成电路进行互连。但是当线宽线距＜2μm时，就需要在芯片与PCB板之间使用硅中间层，再进行硅通孔，但此技术造价成本非常高。因此，在半导体芯片封装中，如何满足小线宽需求又能降低成本是本领域技术人员亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提出一种封装结构以及制备方法，用于现有工艺成本高、工序复杂的问题。为实现上述目的及其他相关目的，本技术提供一种封装结构，所述封装结构至少包括：电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，位于所述电路基板的下表面，且与所述第二焊垫相连接。可选地，所述半导体芯片与所述重新布线层之间的间隙还填充有第一填料层。可选地，所述重新布线层与所述电路基板之间的间隙还填充有第二填料层。可选地，所述重新布线层包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。可选地，所述介电层的材料包括SiO2、PI、PBO中的任意一种。可选地，所述金属叠层结构的材料包括铜、铝、金、镍、钛中的任意一种。可选地，所述散热件包括散热架，所述散热架扣置至于所述电路基板的上表面，并在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。可选地，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述重新布线层的第二表面，相邻半导体芯片之间具有间距。如上所述，本技术通过重新布线层与电路基板直接电连接，避免使用硅中间层及硅通孔，减少了工艺流程，降低了成本；重新布线层中的金属连线的线宽线距可小于2μm，从而满足小线宽需求；且可满足系统级封装整合性结构。附图说明图1显示为本技术提供的封装结构的制备方法的流程图。图2显示为本技术实施例一中提供一载板并与载板上表面形成重新布线层的示意图图3显示为实施例一中装设半导体芯片的示意图。图4显示为实施例一中形成塑封层的示意图。图5显示为实施例一中去除载板的示意图。图6显示为实施例一中去除部分塑封层的示意图。图7显示为实施例一中电路基板的示意图。图8显示为实施例一中装设散热件及球栅阵列的示意图。元件标号说明10载板11重新布线层11a第一表面11b第二表面111金属线层112金属插塞113介电层12释放层13半导体芯片14塑封层15第一填料层16焊料凸块17电路基板171第一连接焊垫172第一连接焊垫18第二填料层19球栅阵列20散热件具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例一如图8所示，本技术提供一种封装结构，所述封装结构包括：电路基板17，电路基板17的上表面设有第一连接焊垫171，电路基板17的下表面设有第二连接焊垫172，第一连接焊垫171与第二连接焊垫172通过内部电路电连接；重新布线层11，设有第一表面以及与所述第一表面对应的第二表面，重新布线层11经由第一表面装设于电路基板17的上表面，重新布线层11通过焊料凸块16与第一连接焊垫171电连接；半导体芯片13，正面朝下倒装于重新布线层11的第二表面，且与重新布线层11电连接；塑封层14，塑封于半导体芯片13的外围，且塑封层14远离重新布线层的表面与半导体芯片13的背面平齐；散热件20，与半导体芯片13的背面接触；球栅阵列19，位于电路基板17的下表面，且与第二连接焊垫172相接触。作为示例，半导体芯片13与重新布线层11之间还填充有第一填料层14；重新布线层11与电路基板17之间还填充有第二填料层18。作为示例，重新布线层11包括介电层113以及位于介电层113中的金属叠层结构，金属叠层结构包括多层间隔排布的金属线层111以及金属插塞112，金属插塞位于相邻的金属线层111之间，以将相邻的金属线层111电连接。作为示例，介电层采用低k介电材料，如环氧树脂、硅胶、PI、PBO、SiO2等有机或无机绝缘材料。作为示例，散热件包括散热架，所述散热架扣置于所述电路基板的上表面，并在所述散热架与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。作为示例，所述封装结构内半导体芯片的数量包括至少两个，多个半导体芯片均正面朝下倒装于所述重新布线层的第二表面，相邻半导体芯片之间具有间距。如图1所示，本技术还提供了该封装结构的制备方法，其至少包括以下步骤：1)提供一载板，于所述载板的上表面形成重新布线层，所述重新布线层设有第一表面及与所述第一表面对应的第二表面，所述重新布线层的第一表面与所述载板的上表面相接触；2)提供半导体芯片，将所述半导体芯片正面朝下装设于所述重新布线层的本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，所述封装结构至少包括：/n电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；/n重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；/n半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；/n塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；/n散热件，与所述半导体芯片的背面接触；/n球栅阵列，位于所述电路基板的下表面，且与所述第二连接焊垫相连接。/n

【技术特征摘要】
1.一种封装结构，其特征在于，所述封装结构至少包括：
电路基板，所述电路基板的上表面设有第一连接焊垫，所述基板的下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；
重新布线层，所述重新布线层设有第一表面以及与所述第一表面对应的第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，所述重新布线层通过焊料凸块与所述第一连接焊垫电连接；
半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；
塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述重新布线层的表面与所述半导体芯片的背面平齐；
散热件，与所述半导体芯片的背面接触；
球栅阵列，位于所述电路基板的下表面，且与所述第二连接焊垫相连接。


2.根据权利要求1所述的封装结构，其特征在于，所述半导体芯片与所述重新布线层之间的间隙还填充有第一填料层。


3.根据权利要求2所述的封装结构，其特征在于，所述重新布线层与所述电路基板之间的间隙还填充有第二填料层。


4....

【专利技术属性】
技术研发人员：林章申，陈彦亨，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：新型
国别省市：江苏;32