GaN基常关型高电子迁移率晶体管及制备方法技术

一种GaN基常关型高电子迁移率晶体管及其制备方法，方法包括：S1，在衬底(10)上依次制备成核层(11)、缓冲层(12)和第一高阻GaN层(13)；S2，在第一高阻GaN层(13)上制备图形化介质层(20)；S3，基于图形化介质层(20)，横向外延生长脊形GaN层(30)，然后去除图形化介质层(20)，形成脊形GaN模板，其中，脊形GaN层(30)的侧壁为

GaN based normally closed high electron mobility transistor and its preparation

【技术实现步骤摘要】
GaN基常关型高电子迁移率晶体管及制备方法
本专利技术涉及半导体
，尤其涉及一种GaN基常关型高电子迁移率晶体管及制备方法。
技术介绍
氮化镓(GaN)材料具有宽的禁带宽度和高的击穿场强等材料性能优势，而且其独特的强极化效应可以形成高密度二维电子气(2DEG)，这些特性使得GaN非常适合于制备功率开关器件。GaN基功率开关器件兼具大功率、高击穿电压、高频、耐高温、抗辐射等诸多优点，在电力电子、无线基站、雷达、通讯等领域具有很好的应用前景。通常基于AlGaN/GaN结构的高电子迁移率晶体管由于界面极化电荷诱导的2DEG的存在而处于常开状态，即所谓常开型器件。。为了失效安全和降低电路复杂性起见，功率开关通常应该置于常关状态，因此，许多研究人员致力于研制常关型(亦称作增强型)器件。目前报道的GaN基增强型器件主要有氟离子注入、凹槽栅、薄势垒、pn结栅等方案。各种方法各有优缺点，例如，氟离子处理难免注入损伤，凹槽栅难以避免刻蚀损伤，薄势垒阈值电压较低且源漏区域的2DEG不足影响器件饱和电流和开态电阻，pn结栅受限于p-GaN的空穴浓度不足而阈值电压不够高。也有研究组曾报道过槽形或斜面沟道器件，其槽形或斜面沟道是通过刻蚀后再外延所形成，但刻蚀工艺难免一定的损伤，对器件性能有较大的影响。
技术实现思路
(一)要解决的技术问题针对于现有的技术问题，本专利技术提出一种GaN基常关型高电子迁移率晶体管及制备方法，用于至少部分解决上述技术问题之一。(二)技术方案本专利技术一方面提供一种GaN基常关型高电子迁移率晶体管的制备方法，包括：S1，在衬底10上依次制备成核层11、缓冲层12和第一高阻GaN层13；S2，在第一高阻GaN层13上制备图形化介质层20；S3，基于图形化介质层20，横向外延生长脊形GaN层30，然后去除图形化介质层20，形成脊形GaN模板，其中，脊形GaN层30的侧壁为晶面或晶面；S4，基于脊形GaN模板，依次外延生长脊形沟道层31及脊形势垒层32；S5，在脊形势垒层32上制备脊形介质层40，在脊形势垒层32平台上制备源电极50及漏电极51，在脊形介质层40的侧壁制备栅电极60；其中，脊形沟道层31和脊形势垒层32侧壁的厚度均小于各自对应的脊形平台的厚度。可选地，在衬底10上依次制备成核层11、缓冲层12和第一高阻GaN层13，包括：制备C掺杂的或Fe掺杂的第一高阻GaN层13，或者制备包含Al(Ga)N插入层的第一高阻GaN层13，或者制备包含p-(Al)GaN插入层的所述第一高阻GaN层13。可选地，制备方法还包括：在脊形沟道层31与脊形势垒层32之间制备A1N插入层33；在脊形势垒层32与脊形介质层40之间制备u-GaN帽层34。可选地，制备方法还包括：在脊形GaN模板上外延生长脊形沟道层31之前，先外延第二高阻GaN层301。可选地，横向外延生长脊形GaN层30，包括：横向外延生长三角柱或梯形柱的脊形GaN层30，其中，三角柱的脊形GaN层30的两个侧壁的长度之和为0.2-10μm，两个脊形平台的长度均为5-500μm。可选地，依次外延生长脊形沟道层31及脊形势垒层32，包括：外延生长GaN材料形成脊形沟道层31；外延生长单层非故意掺杂的AlxGal-xN材料，或单层非故意掺杂的AlyInl-yN材料，或单层非故意掺杂的AlInGaN材料，形成脊形势垒层32，其中，0≤x≤1，0≤y≤1。可选地，在脊形沟道层31与脊形势垒层32之间制备AlN插入层33包括：制备厚度为1nm-10nm的AlN插入层33。可选地，在脊形势垒层32上制备脊形介质层40，包括：在脊形势垒层32上沉积Si3N4钝化层，形成脊形介质层40。可选地，制备方法还包括：在脊形介质层40与栅电极60之间制备栅介质层41。可选地，栅介质层41的材料为介电常数大于第一预设值，且禁带宽度大于第二预设值的材料。本专利技术另一方面提供一种GaN基常关型高电子迁移率晶体管，包括：衬底10，其表面依次形成有成核层11、缓冲层12和第一高阻GaN层13，第一高阻GaN层13上形成有脊形GaN层30，其中，脊形GaN层30的侧壁为面或面；脊形GaN层30上依次形成有脊形沟道层31、脊形势垒层32、脊形介质层40；脊形势垒层32平台形成有源电极50及漏电极51，脊形介质层40的侧壁形成有栅电极60；其中，脊形沟道层31和脊形势垒层32的侧壁的厚度均小于各自对应的脊形平台的厚度。(三)有益效果本专利技术提出的一种GaN基常关型高电子迁移率晶体管及制备方法，有益效果为：1、相比于刻蚀形成的槽形沟道，通过横向外延生长的方式制备脊形沟道，在沟道区域不存在刻蚀损耗及注入损伤，能有效避免刻蚀损伤对器件性能的影响。2、相比于薄势垒方案，脊形侧壁处势垒层/沟道层界面总极化强度远低于脊形平台处的界面总极化强度，且外延生长的脊形侧壁势垒层的厚度小于脊形平台势垒层的厚度，使得栅区兼具弱极化强度和薄势垒特征，阈值电压更高，而且在源和漏区域具有更高的2DEG密度从而可以获得更高的饱和电流和更低的开态电阻。3、相比于pn结方案，该方法不需要外延p型层，可以避免p型掺杂杂质扩散到沟道层而影响电子迁移率，同时栅区的MOS结构比pn结的开关速度更快，具有更好的高频性能。附图说明图1示意性示出了本专利技术实施例提供的三角柱斜面沟道的GaN基常关型高电子迁移率晶体管结构的俯视图；图2示意性示出了本专利技术实施例提供的三角柱斜面沟道的GaN基常关型高电子迁移率晶体管结构的剖面图；图3示意性示出了本专利技术实施例提供的三角柱斜面沟道的GaN基常关型高电子迁移率晶体管的工作原理图；图4示意性示出了本专利技术实施例提供的梯形柱斜面沟道的GaN基常关型高电子迁移率晶体管结构的俯视图；图5示意性示出了本专利技术实施例提供的梯形柱斜面沟道的GaN基常关型高电子迁移率晶体管结构的剖面图；图6示意性示出了本专利技术实施例提供的梯形柱斜面沟道的GaN基常关型高电子迁移率晶体管的工作原理图；图7示意性示出了本专利技术实施例提供的三角柱或梯形柱斜面沟道的GaN基常关型高电子迁移率晶体管的制备方法流程图；图8示意性示出了本专利技术实施例提供的三角柱斜面沟道的GaN基常关型高电子迁移率晶体管制备方法中各子步骤对应的结构图；图9示意性示出了本专利技术实施例提供的梯形柱斜面沟道的GaN基常关型高电子迁移率晶体管制备方法中各子步骤对应的结构图；图10示意性示出了本专利技术实施例提供的包含有氮化铝层及u-GaN帽层的脊形斜面沟道的GaN基常关型高电子迁移率晶体管。【附图标记】10-衬底，11-成核层，12-缓冲层，13-第一高阻GaN层，20-图形化介质层，30-脊形GaN层，301-第二高阻GaN层，31-脊形沟道层，32-脊形势垒层，33-AlN插入层，34-u-GaN帽层，40-脊形介质层，41-栅介质层，50-源电极，51-漏电本文档来自技高网...

【技术保护点】
1.一种GaN基常关型高电子迁移率晶体管的制备方法，其特征在于，包括：/nS1，在衬底(10)上依次制备成核层(11)、缓冲层(12)和第一高阻GaN层(13)；/nS2，在所述第一高阻GaN层(13)上制备图形化介质层(20)；/nS3，基于所述图形化介质层(20)，横向外延生长脊形GaN层(30)，然后去除图形化介质层(20)，形成脊形GaN模板，其中，所述脊形GaN层(30)的侧壁为

【技术特征摘要】
1.一种GaN基常关型高电子迁移率晶体管的制备方法，其特征在于，包括：
S1，在衬底(10)上依次制备成核层(11)、缓冲层(12)和第一高阻GaN层(13)；
S2，在所述第一高阻GaN层(13)上制备图形化介质层(20)；
S3，基于所述图形化介质层(20)，横向外延生长脊形GaN层(30)，然后去除图形化介质层(20)，形成脊形GaN模板，其中，所述脊形GaN层(30)的侧壁为晶面或晶面；
S4，基于所述脊形GaN模板，依次外延生长脊形沟道层(31)及脊形势垒层(32)；
S5，在所述脊形势垒层(32)上制备脊形介质层(40)，在所述脊形势垒层(32)平台上制备源电极(50)及漏电极(51)，在所述脊形介质层(40)的侧壁制备栅电极(60)；
其中，所述脊形沟道层(31)和脊形势垒层(32)的侧壁的厚度均小于各自对应的脊形平台的厚度。


2.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：在脊形GaN模板上外延生长脊形沟道层(31)之前，外延第二高阻GaN层(301)。


3.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：
在所述脊形沟道层(31)与脊形势垒层(32)之间制备AlN插入层(33)；
在所述脊形势垒层(32)与所述脊形介质层(40)之间制备u-GaN帽层(34)。


4.根据权利要求1所述的制备方法，其特征在于，所述横向外延生长脊形GaN层(30)，包括：
横向外延生长三角柱或梯形柱的所述脊形GaN层(30)，其中，三角柱的所述脊形GaN层(30)的两个侧壁的长度之和为0.2-10μm，两个脊形平台的长度均为5-500μm。


5.根据权利要求1所述的制备方法，其特征在于，所述依次外延生长脊形沟道层(31)及脊形势垒层(32)，包括：
外延生长GaN材料形成所述脊形沟道层(31)；
外延生长单层非故意掺杂的AlxGa1-xN材料，或单层非故意掺杂的AlyIn1-yN...

【专利技术属性】
技术研发人员：姬小利，魏同波，王军喜，李晋闽，杨富华，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11