一种利用分子束外延制备半导体器件的方法及半导体器件技术

本发明专利技术提供一种利用分子束外延制备半导体器件的方法及半导体器件，涉及半导体技术领域。该方法包括：a)在砷化镓衬底上在第一温度下生长第一砷化镓缓冲层，其中，砷源分子束与镓源分子束的束流比大于或等于2.5:1；b)在第一砷化镓缓冲层上在第二温度下生长第二砷化镓缓冲层；c)在第二砷化镓缓冲层上生长器件功能层，其中第一温度比第二温度低预设温差值，且第一缓冲层的厚度小于或等于50nm。通过将砷源与镓源分子束的束流比设定为大于或等于2.5:1，只需在比第二缓冲层的生长温度低预设温差值的低温下生长小于或等于50nm的低温砷化镓缓冲层即可实现抑制背栅效应的效果，与现有技术相比，大幅降低了抑制背栅效应所需的缓冲层的厚度。

A method of fabricating semiconductor devices by MBE and semiconductor devices

【技术实现步骤摘要】
一种利用分子束外延制备半导体器件的方法及半导体器件
本专利技术涉及半导体
，具体涉及一种利用分子束外延制备半导体器件的方法及半导体器件。
技术介绍
对于GaAs基高电子迁移率晶体管，当存在背栅效应时，集成电路芯片中的晶体管之间就会产生相互干扰，从而影响器件特性。所谓的背栅效应是指：对于制备在半绝缘GaAs衬底上的场效应晶体管器件(FET)，当器件邻近的电极施加一个负偏压时，器件的源漏电流会随着负偏压的增加而减小。背栅效应的存在会影响集成电路的集成度，抑制集成电路芯片的性能提高。背栅效应作为一种有害的寄生效应，与GaAs衬底的电学特性以及器件制造工艺都有关系。对于分子束外延生长的晶体管材料，在外延层生长过程中，衬底表面的污染物会进入到外延生长的缓冲层中，在靠近衬底界面处形成一层弱p型的深能级缺陷层，正是这个弱p型的深能级层引起了背栅效应。为了抑制背栅效应，通常会在正常温度生长缓冲层之前，在GaAs衬底上通过低温外延方法生长一层厚度约200纳米至1000纳米的低温GaAs缓冲层，以抑制背栅效应。然而，由于分子束外延生长材料的速率通常较本文档来自技高网...

【技术保护点】
1.一种利用分子束外延制备半导体器件的方法，其特征在于，用于制备抑制背栅效应的砷化镓基半导体器件，所述半导体器件的结构自下而上依次包括砷化镓衬底、第一砷化镓缓冲层、第二砷化镓缓冲层和器件功能层，所述方法包括：/n步骤a)、在所述砷化镓衬底上在第一温度下生长所述第一砷化镓缓冲层，在利用分子束外延生长所述第一砷化镓缓冲层过程中，砷源分子束与镓源分子束的束流比大于或等于2.5:1；/n步骤b)、在所述第一砷化镓缓冲层上在第二温度下生长所述第二砷化镓缓冲层；/n步骤c)、在所述第二砷化镓缓冲层上生长所述器件功能层，/n所述第一温度比所述第二温度低预设温差值，并且所述第一砷化镓缓冲层的厚度小于或等于50...

【技术特征摘要】
1.一种利用分子束外延制备半导体器件的方法，其特征在于，用于制备抑制背栅效应的砷化镓基半导体器件，所述半导体器件的结构自下而上依次包括砷化镓衬底、第一砷化镓缓冲层、第二砷化镓缓冲层和器件功能层，所述方法包括：
步骤a)、在所述砷化镓衬底上在第一温度下生长所述第一砷化镓缓冲层，在利用分子束外延生长所述第一砷化镓缓冲层过程中，砷源分子束与镓源分子束的束流比大于或等于2.5:1；
步骤b)、在所述第一砷化镓缓冲层上在第二温度下生长所述第二砷化镓缓冲层；
步骤c)、在所述第二砷化镓缓冲层上生长所述器件功能层，
所述第一温度比所述第二温度低预设温差值，并且所述第一砷化镓缓冲层的厚度小于或等于50nm。


2.根据权利要求1所述的利用分子束外延制备半导体器件的方法，其特征在于，所述预设温差值在200℃至300℃的范围内。


3.根据权利要求1所述的利用分子束外延制备半导体器件的方法，其特征在于，所述第二温度在550℃至630℃的范围内。


4.根据权利要求1所述的利用分子束外延制备半导体器件的方法，其特征在于，砷源分子束与镓源分子束的束流比大于或等于3:1。

【专利技术属性】
技术研发人员：冯巍，谢小刚，
申请(专利权)人：新磊半导体科技苏州有限公司，
类型：发明
国别省市：江苏;32